Аналоговое запоминающее устройство

 

Союз Советск ни

Социалистичвскиз

Республик

О П И С А Н И Е („)945903

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I ) Дополнительное к авт. свид-ву (22) Заявлено 29.10.80 (21) 3229687/18-24 с присоединением заявки № (23) Приоритет (51)М. Кл.

4 11 С 27/00 тееуддретаеиый комитат

СССР ае делам иэабретеиий и аткрытии

Опубликовано 23.07.82. Бюллетень ¹27 (5З) ДК 681 327.66(088.8) Дата опубликования описания 26.07.82 (72) Авторы изобретения

Ю. Д. Емельянов н Ю. А. Незам (7l ) Заявитель

Новосибирский электротехнический и (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относятся к аналоговой вычислительной технике н может быть использовано в устройствах автоматики, измерительной н вычислительной техники.

Известно аналоговое запомннаюшее устройство, содержащее накопитель, вхо5 ды которого подключены к выходам блока выборки адресов, блок поочередной выдачи кодов адресов, первые входы которого соединены с ннформщионнымн шина- ми устройства, второй вход блока поочередной выдачи кодов адресов подключен к шине управления н к одному нз входов генератора тактовых импульсов, первый вход которого соединен с третьим входом блока поочередной выдачи кодов адресов н одним нз входов блока выборки адресов, другие входы которого соединены с выхо дами блока поочередной выдачи кодов ад» ресов, четыре элемента стробнрованяя, причем один нз входов первого. элемента стробирования соединен с вторым выходом генератора тактовых импульсов, сум мнрующий усилитель, выход которого со

2 единен с выходом устройства, нуль-орган, ключи, интегрнруюшне усилители, причем одни нз входов второго н третьего элементов стробнрования соединены с выходом накопнтеля н через первый переключатель с одними из входов первого н четвертого элементов стробнровання, другие входы элементов стробнровання соединены с третьими выходами генератора тактовых импульсов, выходы элементов стробирования соединены с одними нз входов интег» рнрующнх усилителей, другие входы кото» рых подключены к четвертым выходам генератора тактовых импульсов, выход пер . вого интегрирующего усилителя через второй переключатель соединен с входамн суммирующего н выходом второго ннтегрнрующего усилителя, выход третьего интегрирующего усилителя соединен через нуль-орган с вторым входом генератора тактовых импульсов, выход четвертого интегрнрующего усилителя через третий переключатель соединен с одним нз вхо дов первого ключа, выход которого соеди

3 9459 нен с третьим входом третьего интегрируюшего усилителя и выходом второго ключа, вход второго ключа соединен с . входом третьего и четвертого ключей и шийой напряжения первого операнда, входы пятого и шестого ключей соединены с шиной напряжения второго операнда, выходы третьего и шестого ключей соответственно подсоединены к входам первого и четвертого элементов стробирования, qp выходы четвертого и пятого ключей соединены соответственно с входами второго и первого интегрируюших усилителей, управляюшие входы ключей соединены с пятыми выходами генератора тактовых импульсов 15 соответственно (11 .

Однако известное устройство обладает пониженной точностью регистрации информации и способно. выполнять, кроме регистрации информации, только операции ум- о ножения и деления считываемых чисел.

Известно также аналоговое запоминаюmee устройство, содержащее накопитель, входы которого подключены к выходам блока выборки адресов, блок поочередной выдачи кодов адресов, первые входы которого соединены с информационными шинами устройства, второй вход блока поочеред ной выдачи кодов адресов подключен к шине управления и входу генератора тактовых импульсов, первый выход которого соединен с третьим входом блока пооче» редной выдачи кодов адресов и одним из входов блока выборки адресов, другие входы которого соединены с выходами блока поочередной выдачи кочов адресов, два

35 блока стробирования, интегрирующие усилители и дифференциальный усилитель, причем один из входов первого блока строби рования соединен с вторым выходом генеав ратора тактовых импульсов, выход дифференциального усилителя соединен с выходом устройства, один из выходов второго. блока стробирования соединен с третьим выходом генератора тактовых импульсов, другие входы блоков стробирования соеди- !

5 иены с выходом накопителя, выходы блоков стробирования соединены с одними из входов интегрирующих усилителей соотвеч ственно, выходы интегриру1оших усилите50 лей соединены соответственно с входами дифференциального усилителя, другие входы интегрируюших усилителей подключены к четвертому и пятому выходам генератора тактовых импульсов соответственно(2).

Наиболее близким по технической суш«>" ности к предлагаемому является аналоговое запоминаюшее. устройство, содержащее накопитель, входы которого подклюоз 4 чены к входам блока выбора адреса и к выходу входного устройства, устройство управления, выходное устройство, два коммутационных ключа, три аналоговых алемента памяти, два сумматора, два источника эталонного напряжения, устройства умножения и деления, причем часть выходов устройства управления подключена к входам блока выбора адресов, а вход выходного устройства соединен с выходом накопителя, один из входов первого коммутационного| ключа является входом всего устройства, другие входы присоедине ны к выходам источников аталонного напряжения, выход этого коммутационного ключа соединен с входом входного устройства, вход второго коммутационного ключа соединен с выходом выходного устройства, выходы этого ключа присоединены к входам аналоговых элементов памяти соответственно, причем управляюшие вхо,ды коммутационных ключей и аналоговых алементов памяти соединены с соответсз» .вуюшими выходами устройства управления, выходы двух аналоговых элементов памяти присоединены к входам сумматоров, выход третьего аналогового алемента памяти присоединен к вычитаюшим входам обоих сумматоров, выход одного из них соединен с входом множительного устройства, другой вход которого присоединен к выходу одного из источников эталонного напряжения, выход множительного устройства соединен с выходом делительного устройства, другой вход которого присоединен к выходу второго сумматора, причем выход делительного устройства является выходом всего устройства 3 j, Недостатком атого устройства является сложность конструкции, так как наряду с выходным устройством оно содержит два сумматора и устройства умножения и деления, причем с учетом сохранения быстродействия устройства, для реализации выходного устройства и устройств для выполнения арифметических операций необходимо, как минимум, девять операционных усилителей, из них три реализуют выходное устройство, два сумматора и по два усилителя необходимо для реализации схем умножения и деления. Отметим, что при этом выбрано минимально возможное число усилителей для реализации схем умножения и деления, поясняюшее лишь принципиально возможность их выполнения.

Устройство обладает пониженной точностью регистрации информации и способно выполнять, кроме регистрации информа5 94590 ции, только функции сложения и вычитания считываемых чисел.

Белью изобретения является упрошение устройства при сохранении его точности и быстродействия.

Поставленная цель достигается тем, что в аналоговое эапоминаюшее устройство, содержашее основной накопитель, адресные входы которого соединены с выходом блока выбора адреса, информацион- 10 ный вход основного накопителя соединен с выходом блока записи, вход которого соединен с выходом первого ключа, одни из информационных входов первого ключа являются первым входом устройства, à >5 другие соединены с шинами эталонного напряжения, дополнитель.ый накопитель, информационные входы которого соединены с выходом второго ключа, блок управления, подключенный к блоку выбора адреса, до- 2О полнительному накопителю, блоку считывания, первому и второму ключам, сумматор, первый переключатель, вход которого соединен с выходом основного накопителя, введены третий, четвертый, пятый, шестой,ц седьмой и восьмой ключи, нуль-орган, второй переключатель, пассивный элемент, например резистор, причем информационный вход третьего ключа соединен с первым выходом блока считывания, второй выход которого подключен к входу нульоргана, третий и четвертый выходы блока считывания соединены с входом сумматора, выход которого соединен с информационным Bxollow второго ключа и является35 выходом устройства, выход нуль-органа соединен с входом блока управления, выход первого переключателя соединен с первым входом второго переключателя, выход которого соединен с первым входом блока считывания и с выходом четвертого ключа, информационные входы пятого, шестого и восьмого ключей являются вторым входом устройства, информационные входы четвертого и седьмого ключей являются третьим входом устройства, управляюшие входы ключей подключены к соответствуюшим выходам блока управления, выход пятого ключа соединен с вторым входом блока считывания и с выходом первого переключателя, выходы шестого, седьмого и восьмого ключей соединены cow ветственно с третьим, четвертым и пятым входами блока считывания, выход третьего ключа соединен через пассивный эле55 мент с шестым входом блока считывания, первый и второй выходы дополнительного накопитешФ соединены. соответственно с седьмым и восьмым входами блока счи3 6 тывания, третий вход дополнительного накопителя соединен с вторым входом второго переключателя.

Кроме того, блок считывания состоит

m четырех каналов, каждый из которых содержит последовательно соединенные элемент стробирования, первый пассивный, элемент, например резистор и интегратор, в цепь обратной связи которого включен ключ и второй пассивный элемент, например резистор, выходы интеграторов каналов соединены соответственно с выходами блока считывания, первые входы элементов стробирования соединены с управляюшими входами блока считывания, вторые входы элементов стробирования первого и второго каналов соединены соответственно с первым и вторым входами блока считывания, первый вывод второго резис« тора соединен с третьим входом блока считывания, второй вывод второго резистора соединен с входом интегратора третьего канала, выходы элементов стробирования второго и первого каналов подключены соответственно к четвертому и к пятому входам блока считцвания второй вывод второго резистора третьего канала соединен с шестым входом блока считывания, входы элементов стробирования третьего и четвертого каналов соединены соответственно с седьмым и с восьмым входами блока считывания.

На чертеже представлена функциональная схема предложенного устройства.

Устройство содержит основной накопитель 1, блок 2 выбора адреса, блок 3 управления, блок 4 записи, первый и второй ключи 5 и 6, дополнительный накопитель 7, блок 8 считывания, сумматор 9, нуль-орган 10, переключатель ll и.12„ третий, четвертый, пятый, шестой, седьмой и восьмой ключи 13 - 18, шины 19 и 20 эталонного напряжения, пассивный элемент, например резистор 21. Блох 8 считывания содержит элементы 22 25 стробирования, пассивные элементы, например резисторы 26 - 29, интеграторы

30- 33, второй пассивный элемент, на пример резистор 34, третий и четвертый пассивные элементы, например резисторы

35 и 36.

Устройство работает следуюшим образом.

В первый тахт работы осушествляется запись DT эталонного источника напряжения величины Нб по шинам 20 в элемент памяти накопителя 1 по первому адресу, выбор которого обеспечивается совмесч но блоком 2 выбора адреса и блоком 8

u .(u, -u, j

0 0О

7 9459 считывания. Во втором такте работы ус1 ройства происходит считывание информации, записанной по первому адресу в накопителе 1. В этом такте работы первые входы элементов стробирования соединены 5 с помощью переключателей ll и 12 с выходной шиной накопителя 1. Считанная величина аналоговой информации U0 запоминается в элементе накопителя 7, который подключается к выходу сумматора 9 10 ключом 6. Третий такт работы — запись величинь| 0 по первому адресу в элемент памяти накопителя 1. В четвертбм такте, работы при считывании по первому адресу информации 0 переключатель 12 соеди- 15 няет выход элемента 7 памяти с входом элемента 25 стробирования, при этом элементы 24 и 25 стробирования коммутируются импульсами программы алгебраического сложения, вырабатываемой блоком, рО

3 управления. Результатом выполнения этой операции есть разность 0 ««Uо, которая запоминается на элементе памяти накопителя 7. В следующем такте работы происходит запись величины U- в накопи- 25 тель 1 по первому адресу. В шестом так» те работы осуществляется считывание записанной по первому адресу накопителя 1 величины U с одновременным вычитанием

l из нее величины Ц, хранимой в элемен» ЗО те памяти накопителя 7. Реэуль4Ьты операции - разность U- - U запоминается

f в элементе памяти накопителя 7. В седь мом такте работы устройства осуществля ется множительно-делительные операции над аналоговыМи величинами, хранящимися

s элементах памяти накопителя 7 и вели» чиной13: Источника эталонного напряжения, Для этого заблокированные ранее элемен» ты 22 и 23 стробирования и ключи 13» о

18 начинают работать в режиме осушеств ления операции деления, причем величина (Ug - U< подключена к входу интегратора

31, а величина U «00 - к входу ин

1 ( тегратора 32. В результате

Таким образом, наряду с операцией

50 считывания информации непосредственно в блоке 8 считывания осуществляются арифметические операции, необходимые для повышения точности его. работы.

При оценке количества оборудования, необходимого для реализации данной функ»

gHH в предложенном устройстве и в из» вестно((((еоходимо учесть, что быстрэ03 8 действующие аналоговые запоминающие устройства требуют специальных выходных устройств усложненной конструкции, в частности, минимально возможное время считывания достигается с помощью выходного устройства, содержащего два интегрирующих усилителя с разрядными ключами, два элемента стробирования и диффе ренпиалъный усилитель.

Предложенное устройство для выполне ния арифметических операций создано с использованием пяти операционных усилителей и одного дополнительного переключателя. (При анализе аппаратурйых затрат на реализацию устройств операционный усилитель принят наиболее сложным узлом, а сопутствующие активные и пассивные компоненты не учитывались).

Таким образом, достигнуто упрощение конструкции устройства при сохрайении его точности и быстродействия, так как для обработки аналоговых сигналов в предложенном устройстве требуется почти вдвое меньшее количество оборудованияе

Формула изобретения

1. Аналоговое запоминающее устройство, содержащее основной накопитель, адресные входы которого соединены с выходом блока выбора адреса, информа« ционный вход основного накопителя соеди:— нен с выходом блока записи, .вход которого соединен с выходом первого ключа, одни из информационных выходов первого ключа являются первым входом устройства, а другие соединены с шинами эталонного напряжения, дополнительный накопитель, информационные входы которого соединены с выходом второго ключа, блок управления, подключенный к блоку выбора адреса, дополнительноьф накопителю, блоку считывания, первому и второму ключам, сумматор, первый переключатель, вход которого соединен с выходом основного накопителя, о т л и ч а ю щ е ес я тем, что, с целью упрощения устрой ства, в него введены третий, четвертый, пятый, шестой, седьмой, восьмой ключи, оп орган, второй переключатель, пассив-ный элемент, например резистор, причем информационный вход третьего ключа со» единен с первым выходом блока считывания, второй выход которого подключен к входу ну1поргана, третий и четвертый выходы блока считывания соединены с входом сумматора, выход которого со3 10 ратор, в цепь обратной связи которого ключен клкя, н второй пассивный элемент, апример резистор, выходы интеграторов аналов являются выходами блока считываия; первые входы элементов стробироваявляются управляюшими входами блоа считывания, вторые входы элементов тробирования первого и второго каналов ляются соответственно с первым и вторым входами блока считывания; первый вывод второго резистора является третьим входом блока считывания, второй вывод второго резистора соединен с входом интегратора третьего канала, выходы элементов стробирования второго и первого каналов соединены соответственно с первыми выводами третьего и четвертого пассивных элементов, например резисторов, вторые выводы которых являются соответственно четвертым и пятым входами блока считывания, второй вывод второго резисdopa третьего канала являет =я шестым входом блока считывания, входы элементов стробирования третьего и четвертого каналов являются соответственно седьмым и восьмым входами блока считывания.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 720514, кл. 5 11 С 27/00. 1977.

2. Авторское свидетельство СССР

¹ 723686, кл. Q 11 С 27/00, 1977.

3. Авторское свидетельство СССР по заявке Ж 2699917/18-24, кл. Ц 11 С 27/00, 09.01.79 (прототип).

9 94590 едрен с информационным входом второго тег ключа и является выходом устройства, в

Выход нуль-органа соединен с входом н блока управления, выход первого пере- к ключателя соединен с первым входом вто- н рого переключателя, выход которого со- ния единен с первым входом блока считыва- к ния и с выходом четвертого ключа, ин- с формационные входы питого, шестого и яв восьмого ключей являются вторым входом 0 устройства, информационные Йходы четвертого и седьмого ключей являются третьим входом устройства, управляюшие входы ключей подключены к соответствующим выходам блока управления, выход пятого ключа соединен с вторым входом блока считывания и с выходом первого переключателя, выходы шестого, седьмого и восьмого ключей соединены соответсч» венно с третьим, четвертым и пятым входа ми блока считывания, выход третьего ключа соединен через пассивный элемент с шестым входом блока считывания, первый и второй выходы дополнительного накопителя соединены соответственно с седьмым и восьмым входами блока считывания, третий выход дополнйтельного накопителя соединен с вторым входом второго переключателя.

2. Устройство по п. 1. о т л и ч а ю о ш е е с я тем, что блок считывания состоит из четырех каналов, каждый из ко торых содержит последовательно соединенные элемент стробирования, первый нас» сивный элемент, например резистор и ин945903

Составитель А. Воронин

Редакт<.р I. Кугрышева Техред Л.Пекарь Корректор H. Король

Заказ .". Л, 3 -)/.70 Тираж 622 Подписное

ВНИ1П1И Государственного комитета СССР по делам изобретений и открытий ()30,"5, Москва, Ж-35, Раушская наб., д. 4I5

1 нпн:1л f ll1П Патент, r. Ужгород, ул. Проектная, 4