Устройство для мажоритарного декодирования двоичных кодов

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистичесник

Республик

«» 945988 (61) Дополнительное к авт. саид-ву(22) Заявлено 15.05.80 (2() 2g24024/18-21 (5()М. Кд.

Н 03 К 13/32 с присоединением заявки М «

9кударстваев5 квинтет

CCCP

se далвн нзвврвтеннй н открытнй (23)Приоритет (53) УДК 681.32 (088.8) Опубликовано23 07.82, Бюллетень № 27

Дата опубликования описания 23.07.82

Ю .В. Пырков (72) Автор изобретения (54) УСТРОЙСТВО ДЛЯ МАЖОРИТАРНОГО

ДЕКОДИРОВАНИЯ ДВОИЧНуР

КОДОВ

Изобретение относится к автоматике.

Известны устройства для мажоритарного декодирования двоичных кодов, содержащие сдвиговые регистры, элементы И иИЛИ(Ц °

К недостаткам известного устройства относится низкое быстродействие.

Наиболее близким техническим решением является устройство для мажоритарного декодирования двоичных кодов, содержащее первый элемент И, первый вход которого соединен с первой управляющей шиной, а второй вход подключен к входной шине и первому входу второго элемента И, второй вход которого соединен с второй 1 управляющей шиной, а выход - с первым входом третьего элемента И, второй вход которого подключен к последнему разрядному выходу первого сдвигового регистра и первому входу четвертого элемента И, 20 а выход соединен с первым входом основ ного элемента ИЛИ, выход которого под ключен к первой выходной шине, а второй вход - к последнему разрядному выходу второго сдвигового регистра, разрядные выходы которого соединены с первой группой выходных шин, прн этом второй вход четвертого элемента И соединен с третьей управляющей шиной, а разрядные выходы

I первого сдвигового регистра - с второй группой выходных шин (2g.

К недостаткам известного устройства относится низкое быстродействие.

Цель изобретения — повышение быстродействия устройства для мажоритарного декодирования двоичных кодов.

Указанная пель достигается тем, чтo:; в устройство для мажоритарного декодирой вания двоичных кодов, содержашее первый элемент И, первый вход которого соединен с первой управляющей шиной, а второй вход подключен к входной шине и первому входу второго элемента И, второй вход которого соединен с второй управляющей шиной, а выход - с первым входом третьего элемента И, второй вход которого подключен к последнему разрядному выходу первого сдвигового регистра и пер3 94598 вому входу четвертого элемента И, а выход соединен с первым входом основного элемента ИЛИ, выход которого подключен к первой выходной шине, а второй вход - к последнему разрядному выходу

5 второго сдвигового регистра, разрядные выходы которого соединены с первой группой выходных шин, при этом второй вход четвертого элемента И соединен с третьей управляющей шиной, а разрядные >о выходы первого сдвигового регистра - с второй группой выходных шин, введены элемент неравнозначности и дополнитель» ные элементы И и ИЛИ, входы последнего из которых соединены с выхода« ми третьего и дополнительного элемен тов И, а выход подключен к входу второго сдвигового регистра, входы дополнительного элемента И соединены с четвертой управляющей шиной и первой выходной шиной, а первый вход элемента неравнозначности подключен к выходу первого элемента И, второй вход - к выходу четвертого элемента И, а выход соединен с входом первого сдвигового регистра и второй выходной шиной.

На чертеже представлена функциональная схема устройства для мажоритарного декодирования двоичных кодов.

Устройство содержит элемент И 1, зо первый вход которого соединен с управляющей шиной 2, а второй вход подключен к входной шине 3 и первому входу элемента И 4, второй вход которого сое- динен с управляющей шиной 5, а выходс первым входом элемента И 6, второй вход которого подключен к последнему разрядному выходу сдвигового регистра 7 и первомувходу элемента И 8, а выход соединен с первым входом элемента

4Е

ИЛИ 9, выход которого подключен к выходной шине 10, а второй вход — к последнему разрядному выходу сдвигового регистра 11, разрядные выходы которого соединены с группой выходных

45 шин 12, второй вход элемента И 8 соединен с управляющей шиной 13, а разрядные выходы сдвигового регистра 7 - с: группой выходных шин 14, элемент ИЛИ 15, входы которого соединены с выходами элементов И 6 и 16, а выход подключен к входу сдвигового регистра 11, входы элемента И 16 соединены с управляющей шиной 17 и выходной шиной 10, а первый вход элемента:18 неравнозначности подключен к выходу элемента И 1, второй вход - к выходу элемента И 8, а выход соединен с входом сдвигового

Регистра 7 и выходной шиной 19.

8 4

Устройство для мажоритарного декодирования двоичных кодов работает следующим образом.

Входной сигнал представляет собой трехкратно повторенную двоичную последовательность Х. Перед приемом кодограммы все разряды сдвиговых регистров 7 и 11 находятся в исходном сое тоянии. Первая часть кодограммы Х„ через открытый элемент И 1 и элемент 18 неравнозначности поступает в сдвиговый регистр 7. Во время приема второй части кодограммы Хо открывается и элемент

И 4, через который она поступает на вход элемента И 6, на второй вход которого поступает первая часть кодограммы с выхода сдвигового регистра 7. Результат логического перемножения Х„Х, во время приема второй части кодограммы через элемент ИЛИ 15 поступает в сдвиговь1й регистр 11. Первая часть кодограммы с выхода сдвигового регистра 7 через элемент И 8, который открыт только во время приема второй части кодограммы, IIoo» тупает на один из входов элемента 18 неравнозначности. Результат поразрядного суммирования первой и второй частей кодограммы (Х. 9 Х ) поступает вновь на вход сдвигового регистра 7. Прием третьей части кодограммы зависит от результата поразрядного суммирования, снимаемого в параллельном коде с выходных шин 14 или в последовательном коде - с выходной шины 19. При этом, если Х,,® Х =О во всех разрядах, то прием третьей части кодограммы запрещается и информация с выхода сдвигового регистра 1 1 поступает на выходную шину 10 через элемент ИЛИ 9 в последовательном коде или в параллельном коде - на выходные шины 12, и представляет собой

X Х(=Х. Если Х„Ю Х ФО, то прием третьей части кодограммы разрешается сигналом наличия ошибки с выходных шин

14 или 19. В этом случае третья часть кодограммы через открытый элемент И 4 поступает на вход элемента И 6, на второй вход которого поступает сигнал с выхода сдвигового регистра 7. Сигнал, полученный логическим перемножением

{Х,,Ж Хо)Х за вРемЯ пРиема тРетьей части кодограммы, складываясь логически с сигналом .Х. Х< поступающим с выхода сдвигового регистра 11 íà эле« менте ИЛИ 9, поступает на выходную шину 104 х=(х„е х ) х < х „х =x х > х„х,ч Х1Х

Таким образом, введение в предлагаемое устроство для мажоритарного деко-.

5 94898 днрования двоичных кодов элементов И, ИЛИ н неравнозначностн позволяет сократить время декодирования неискаженных сообщений по сравнению с йзвестным в

1,5 раза. S

7У Ф

ВНИИПИ Заказ 5349/74 Тираж 959 Подписное

Филиал ППП Патент, г. Ужгород, уп. Проектная, 4

Формула нэоб ретення

Устройство для мажоритарного деко- 10 днрования двоичных кодов, содержащее первый элемент И, первый вход которого соединен с первой управляющей шнной, а второй вход подключен к входной шнне н первому входу второго элемента И, вто- iS рой вход: которого соединен с второй управляющей шиной, а выход - с первым входом третьего элемента И, второй вход которого подключен к последнему разрядному выходу первого сдвнгового ре- 2а гнстра н первому входу четвертого элемента И, а выход соединен с первым входом основного элемента ИЛИ, выход которого подключен к первой выходной шине, а второй вход - к последнему разряд- ц ному выходу второго сдвнгового регистра, разрядные выходы которого соединены с первой группой выходных шнн, при этом8 б второй вход четвертого элемента И соединен с третьей управляющей шиной, а разрядные выходы первого сдвнгового регистра - с второй группой выходных шин, отличаюmеесятем, что, с целью повышения быстродействия, введены элемент неравнозначностн н дополнительные элементы И н ИЛИ, входы пос леднего из которых соединены с выходами третьего и дополннтельного элементов И, а выход подключен к входу второго сдвигового регистра, входы дополннтельного элемента И соединены с чет вертой управляющей шиной и первой выходной шиной, а первый вход элемента неравнозначности подключен к выходу первого элемента И, второй вход - к вы- ходу четвертого элемента И, а выход соедннен с входом первого сдвигового регистра н второй выходной шиной.

Источники ннформацнн, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 449977772299, кл. Н 03 К 13/32, 1 5.03.75.

2. Авторское свндетельство СССР № 387521, кл. Н 03 К 13/32, 16.09.73 (прототип).