Демодулятор сигналов с фазоразностной модуляцией

 

Союз Советски к

Социапистическик

Республик

О П И С А Н И Е (946007

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) Заявлено 11.07.80 (21) 2958980/) 8-09 с присоединением заявки № (23) Приоритет (53)M. Кл.

Н 04 I 27/224

Н 01 P 1/20

Гасударственный кемитет

СССР, lo делам иаебретеннй н открытей

ОпУбликовано 23.07.82, Бюллетень ¹ 27 (53) УДК 621.394.. 62(088.8 ) Дата опубликования описания 26.07.82 (72) Авторы изобретения

A. Г. Лашко, Т. B. Макаров, Ю. А. Павличенк

Одесский электрртехнический институт связ (7!) Заявитель.(54) ДЕМОДУЛЯТОР СИГНАЛОВ С ФАЗОРАЗНОСТНОЙ

МОДУЛЯ!.!ИЕЙ

Изобретение относится к радиотехнике и может использоваться для детектирования фазоманипулированных сигналов в диапазоне дециметровых или сантиметровых волн.

Известен демодулятор сигналов с фа» зоразностной модуляцией, содержащий генератор опорных сигналов, блок синхронизации и фильтры верхних частот, выходы которых соединены с соответствующими детекторами и входами фильтров нижних частот, выходы которых подключены к первым входам соответствующих блоков памяти, вторые входы которых соединены с выходами блока синхронизации, а также 15 компаратор, выходы которого соединены с выходами сумматоров 1) .

Однако известный демодулятор имеет узкий частотный диапазон.

lleab изобретения — расширение частот-ло ного диапазона, Поставленная цель достигается тем, что в демодулятор сигналов с фазоразностной модуляцией, содержаший генератор

2 опорных сигналов, блок синхронизации и фильтры верхних частот, выходы которых соединены с соответствующими детектс рами и входами фильтров. нижних частот, выходы которых подключены к первым входам соответствующих блоков памяти, вторые входы которых соединены с выхо-дами блока синхронизации, а также компаратор, входы которого соединены с выходами сумматоров, введены четыре дополнительных сумматора, . четыре делителя мощности, три сумматора мощности, два инвертора и четыре выпрямителя, выходы которых подключены ко входам сумматоров, при этом выход генератора опорных сигналов соединен со входом первого делителя мощности, выходы которого соединены со входом второго делителя мощности и с первым входом первого сумматора мощности, второй вход которого соединен с первым выходом третье о делителя мощности, второй выход которого подключен ко входу четвертсй о делителя мощности, выходы которого соединены с первыми входами второго и третьего сумматоров мощности, вторые входы которых соединены с выходами второго делителя мощности, а выходы сумматоров мощности подключены ко входам соответствующих 5 фильтров верхних частот, причем первый вход первого блока памяти соединен со входом первого инвертора, выход которого подключен к первому входу первого дополнительного сумматора, второй вход ко- 10 торого соединен с выходом первого блока памяти и с первым входом второго.дополнительного сумматора, второй вход которого соединен со входом первого инвертора, выход второго блока памяти подключен к первым входам третьего и четвертого дополнительных сумматоров, вторые входы которых соединены соответственно с выходами и с входом второго инвертора, при этом выходы дополнительных сум- о маторов подключены ко входам соответствующих выпрямителей, а первый вход второго блока памяти соединен со входом второго инвертора.

На чертеже представлена структурная электрическая схема предлагаемого демодулятора.

Демодулятор сигналов с фазоразностной модуляцией содержит блок 1 o6pa6orки световых частот сигнала, состоящий из генератора 2 опорных сигналов, первого, второго, третьего и четвертого делителей мощности 3 - 6 соответственно, первого, второго и третьего сумматоров

7 — 9 мощности соответственно, четырех

85 фильтров нижних частот 10 - 13, четырех фильтров верхних частот 14 - 17, двух детекторов 18, 19 и трех согласованных нагрузок 20 - 22, блок 23 обработки видеосигнала, состоящий из блока 24

40 синхронизации, первого и второго блоков

25 и 26 памяти соответственно и блока

27 вычисления разности фаз, который содержит четыре дополнительных сумматора 28 - 31, четыре выпрямителя 3235, два сумматора 36 и 37, компаратор

38 и первый и второй инверторы 39 и 40 соответственно.

Демодулятор работает следующим образом.

Сигнал от генератора опорных сигналов 2 (Я ) поступает на вход первого делителя 3 мощности, проходит на один из его выходов и далее на один из входов первого сумматора 7 мощности. Вход-Ф

r ной СВЧ сигнал (9 ) поступает на вход 5 третьего делителя 5 мощности, в котором происходит деление мощности на две рав« ные части. Сигнал с одного из выходов

946007. 4 третьего делителя 5 мощности поступает на вход первого сумматора 7 мощности.

Таким образом, на два входа первого сумматора 7 мощности подаются два сигнала: один от генератора опорных сигналов S второй — принимаемый фас

-Ф зоманипулированный сигнал ь . Так как с первый сумматор 7 мощности выполнен на полуволновом шлейфном направленном ответвителе, на одном из диодов детектора 18 получается разность сигналов . Это происходит вследствие того, что сигнал при прохождении по основной линии первого сумматора 7 мощности поступает на его выход, получив приращение фазы, равное )/2, т. е. Х .

Сигнал g поступает от входа первого сумматора 7 мощности на выход, соединенный с фильтром 14 верхних частот и преодолевает отрезок линии длиной обусловленной распространением по одному из шлейфов (длина Л/2) и отрезку основной линии (длина ) /2) первого сумматора 7 мощности. Таким образом, если фаза сигнала 5 на выходе первого сумматора мощности составляет Г, фаза сигнала ; составляет 2 Х, и выполняс ется операция вычитания сигналов.

На диод детектора 18, подключенный к выходу первого сумматора 7 мощности через фильтр верхних частот (ФВЧ) 14, -Ф подается разность сигналов 5

Обычно величины сигналов не выходят за пределы нелинейного участка вольт-амперной характеристики диода. Поэтому можно считать, что ток через диод пропорционален квадрату приложенного напряжения. На .паразитной емкости диода происходит интегрирование (усреднение) этого тока и в результате на этом диоде выделится постоянное напряжение, пропорциональное квадрату разности сигналов (У,— s.) .

Сигнал от генератора.2 (S< ) после прохождения первого делителя 3 м ошнос ти по второму выходному каналу поступает на вход второго делителя 4 мощности, разветвляется на два равных сигнала.

Один из этих сигналов поступает на один из входов второго сумматора 8 мощности. На второй вход второго сумматора 8 мощности подается сигнал, который поступает после прохождения через делители

5 и 6 мощности, На выходе второго сумматора 8 мощности после прохождения

ФВЧ 15 на диоде детектора 18 выделяется постоянное напряжение, пропорциональное квадрату суммарного сигнала (тс + 5О ) . Так как один из диодов

6007 6 формируются напряжения, соответствующие суммам и разностям синфазной и квадратурной составляющих сигналов соседних посылок. Если обозначить составлякщие очередной посылки wept Хи и „, а предыдущей посылки через Хи q и у, 4, тогда напряжения на выходах дополнительных сумматоров определяются X + ХИ4 и g + >n a . На выходах выпрямителей 3210 35 формируются абсолютные значения этих величин, которые поступают на входы сумматоров 36 и 37. Нетрудно убедиться, что на выходе сумматора 36 сформируется напряжение 0< соответствующее разностям

15 проекций соседних посылок, т. е.

X=(C,iSo) (с o) .

20 а на выходе сумматора 37 - напряжение

Q<, соответствующее сумме проекций соседних посылок, т. е.

/ У+У„„ /v/ У„-9„ /, f

55 Если же разность фаз сигналов соседних посылок равна T тогда разность проек пий больше их суммы.

Компаратор 38 сравнивает величины

Ц и U и выдает на выход информацион40 ные символы.

Таким образом, введение новых блоков значительно расширяет частотный диапазон предлагаемого демодулятора сигналов с фазоразностной модуляцией.

Общая шина блока 23 соединена с вы1 ходами фильтров нижних частот 11 и 13, поэтому в блоке 23 поступают низкочас» тотные составляющие напряжений, выделившиеся на диодных цепочках детекторов

18 и 19, т. е. сигналы Х и g . Эти сигналы представляют собой сигналы синфазного и квадратурного выходов блока обработки 50

СВЧ- сигналов. Сигналы Х и 9 через первый и второй блоки памяти поступают на первые входы дополнительных сумматоров

28 — 3 1 блока 27. На вторые входы этих дополнительных сумматоров напряжения синфазной и квадратурной составляющих сигнала поступают непосредственно или через ннверторы 39 и 40 без задержки. На выходах лополнитель ых сумматоров

5 94 детектора 18, расположенный на выходе второго сумматора 8 мощности, включен последовательно с другим диодом детектора 18, включенным на выходе первого сумматора 7, то на цепочке двух диодов детектора 18 выделяется сигнал, который равен разности сигналов, выделенных на каждом из диодов. Обозначим этот сигнал через (На одном из выходов второго сумматора 8 мощности, выполненного на четвертьволновом двухшлейфном направленном ответвителе, поступает сигнал от генератора 2, приобретая сдвиг фаз, равный

Р /4 (® /2). Обозначим опорный сигМ% нал, имеющий сдвиг HQ /2, через, На этот же выход поступает фазоманипу-. лированный СВЧ с гпал, однако, получив сдвиг фаэ, равный A/2 (Г). Таким образом, на одном иэ выходов третьего сумматора 9 мощности, а следовательно и на одном из диодов детектора 19, выдел ляется сигнал, пропорциональный (Я +

+ . ><, ), а на втором выходе соответствующего сумматора мощности и на втором иэ диодов детектора 1! выделяется сигнал, пропорциональный (бс —, ), где С

- % Я поворот фазы сигнала < о на 90 о

Последовательное соединение двух диодов детектора 19, включенных на выходах третьего сумматора 9 мощности, позволяет получить сигнал, равный разности напряжений на каждом из диодов, который обозначим через

/Хи (и- /+ /Уъ\ Уи-1 II (1) О =/Х +Х» „/+(Уи+Уи- / (2)

Очевидно при отсутствии фазового сдвига между сигналами соседних посылок (если разность фаэ Ч О) сумма проекций больше их разности, т, е.

/Х„+х„„ / /Х„-X„„ / и

Формула изобретения

Демодулятор сигналов с фазоразностной модуляцией, содержащий генератор опорных сигналов, блок синхронизации и фильтры верхних частот, выходы которых соединены с соответствующими детекторами и входами фильтров нижних частот, выходы которых подключены к первым входам соответствующих блоков памяти, вторые входы которых соединены с выходами блока синхронизации, а также компаратор, входы которого соединены с вы»

946007 ходами сумматоров, о т л и ч а ю щ и йс я тем, что, с целью расширения частотного диапазона, в него введены четыре дополнительных сумматора, четыре делителя мощности, три сумматора мощности, два инвертора и четыре выпрямителя, выходы кОторых подключены ко входам сумматоров, при этом выход генератора опорных сигналов соединен со входом первого делителя мощности, выходы которого соединены со входом второго делителя мощности и с первым входом первого сумматора мощности, второй вход которого соединен с первым выходом третьего делителя мощности, второй выход которого подключен ко входу четвертого делителя мощности, выходы которого соединены с первыми входами второго и третьего сумматоров мощности, вторые входы которых соединены с выходами второго делителя м ощнос ти, а выходы сумматоров м ощности подключены ко входам соответствующих фильтров верхних частот, причем первый вход первого блока памяти соб единен со входом первого инвертора, выход которого подключен к первому входу первого дополнительного сумматора, второй вход которого соединен с выходом первого блока памяти и с первым входом второго дополнительного сумматора, второй вход которого соединен со входом первого инвертора, выход второго блока памяти подключен к первым входам тре>0 тьего и четвертого дополнительных сумматоров, вторые входы которых соединены соответственно с выходом и с входом второго инвертора, при этом выходы дополнительных сумматоров подклюt5 чены ко входам соответствующих выпрямителей, а первый вход второго блока памяти соединен со входом второго инвертора.

Источники информации, щ принятые во внимание при экспертизе

1. Заездный А. М и Окунев Ю. Б.

Аппаратура передачи дискретной информации МС-5. М., "Связь", 1970, с. 17 (прототип).