Устройство для обнаружения неисправностей цифровых систем

 

Союз Советских

Социалистических . Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-вуФ 561965 (22) Заявлемо 29. 10. 79 (21) 2833278/18-24 t$1) М. Кп.з с присоедииением заявки ¹â€” (23) Приоритет

G 06 F 11/00

Государственный комитет

СССР по делам изобретений и открытий ($3) УДК 681. 325 (088.8) Опубликовамо07.08 82. Бюллетень ¹ 29

Дата опубликования описания 07. 08. 82 (72) Автор изобретения

А.М. Машкин

Л

Ф

1 (7f) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ НЕИСПРАВНОСТЕЙ

ЦИФРОВЫХ СИСТЕМ

Изобретение относится к вычислительной технике и может быть использовано для контроля цифровых систем.

По основному авт.св. Ì 561965 известно устройство для обнаружения неисправностей цифровых систем,содержащее постоянный запоминающий блок, блок управления, счетчик команд, блок вывода информации, входные и выходные коммутаторы, блок сравнения, блок индикации, регистр приема инфор-, мации, сумматор, схема ИЛИ и схемы И причем контролируемые выходы проверяемой системы, подключенные к выходному кс ммутатору, соединены с входами первой схемы ИЛИ, выход которой подключен к первым входам третьей и четвертой схем ИЛИ, а также через первую схему И и вторую схему ИЛИ соединен с входом регистра приема, управляющий вход -которого подключен к одному из выходов блока управления, а выходк входу сумматора и к первому входу второй схемы И, второй вход которой соединен с выходом блока управления, выход второй схемы И через третью схему ИЛИ подключен к одному as входов блока сравнения, два других входа которого соединены .с блоком управления и блоком вывода информации, а ЗО выход - с блоком индикации и одним иэ входов блока управления, два других выхода блока вывода информации подключены к входному коммутатору и второму входу четвертой схемы ИЛИ, а входы - к блоку управления и постоянному запоминающему блоку, соединенному с блоком управления, блоком индикации и счетчиком команд, выходы блока управления соединены с блоком индикации, входным коммутатором сумматором, вторым входом первой схема И и выходным комиутатором, выходы входного коммутатора подключены к входам проверяемой системы t13, Недостатком известного устройства является трудность разделения неисправности между проверяемой системой и устройством для обнаружения неисправностей, так как в режиме автоматической самопроверки в известном устройстве не проверяются блок вывода информации, входной и выходной коммутаторы, первая схема ИЛИ, первая схема

И, первый вход второй схемы ИЛИ и вторые входы третьей и четвертой схем

ИЛИ. Поэтому при отрицательном результате проверки функционирования цифровой системы нельзя с абсолютной точностью определить, что неисправна

949659 яроверяемая система,так как возможна неисправность самого устройства для нахождения неисправностей. Данный недостаток существенно снижает надежность работы известного устройства. 5

Цель изобретения — повышение надежности.

Для достижения поставленной цели в устройство для обнаружения неисправностей цифровых систем введен 10 коммутатор самопроверки, причем выходы входного коммутатора подключены к первой группе входов коммутатора самопроверки, вторая группа входов которого подключена к группе выходов проверяемой системы, группа выходов коммутатора самопроверки соединена .с группой входов выходного коммутатора, первый вход коммутатора самопроверки соединен с управляющим выходом блока управления.

На Фиг. 1 представлена структурная схема предлагаемого устройства: на фиг. 2 — функциональная схема коммутатора самопроверки; на фиг. 3 - функциональная схема блока управления.

Устройство для обнаружения неисправ-", ностей цифровых систем содержит постоянный запоминающий блок 1, предназначенный для хранения программы самопроверки устройства и программы проверок контролируемой системы 2. Информационные выходы блока 1 связаны с блоком 3 управления и блоком 4 вывода информации. Блок 3 управляет работой остальных блоков и схем устройства в соответствии с программами, записанными в постоянном запоминающем блоке

1. Для этого выходы блока 3 связаны с управляющими входами постоянного 4О запоминающего блока 1, блока 4 вывода информации, счетчика 5 команд, предназначенного для органиэации последовательной выборки информации из постоянного запоминающего блока 1, 45 коммутатора 6 входных шин (входного коммутатора), связанного с блоком

4 вывода информации, выходного коммутатора 7, блока 8 сравнения, служащего для сравнения информации, приходящей из проверяемой системы 2 или с выходов входного коммутатора б в режиме самопроверки, с эталонной информацией, поступающей через блок 4 вйвода информации из постоянного за-. поминающего блока 1, блока 9 индикации, предназначенного для высвечивания в двоичном коде местонахождения неисправности, информационные входы которого соединены с выходами счетчика 5 команд, а другой управляю--60 щий вход связан с выходом блока 8 сравнения, регистра 10 приема, служащего для приема н суммирования информации системы 2 или информации с выходов входного коммутатора б в режиме 65 самопроверки, одноразрядного сумма-. тора 11, предназначенного для суммирования по модулю 2, где n — число разрядов регистра 10 приема, информации из постоянного запоминающего блока 1, проверяемой системы 2 или информации с выходов входного коммутатора б в режиме самопроверки, первой схемы И 12, второй схемы И 13.

Входы блока 3 управления соедине-, ны с выходом блока 8 сравнения, с выходами кнопки 14 "Пуск,", служащей для запуска устройства, и кнопки

15 "Сброс",,предназначенной для приведения предлагаемого устройства в нулевое состояние. Выходы выходного коммутатора 7 связаны с входами первой схемы ИЛИ 16, выход которой через первую схему И 12 и вторую схему

ИЛИ 17, второй вход которой соединен с выходом сумматора 11, связан с входом регистра 10 приема. Выход регистра 10 приема соединен с одним иэ входов сумматора 11 и через вторую схему H 13 и третью схему ИЛИ 18, второй вход которой связан с первой системой ИЛИ 16, подключен к входу .блока 8 сравнения. Второй вход сумматора 11 связан с выходом четвертой схемы ИЛИ 19, один вход которой соединен с выходом первой схемы ИЛИ 16, а второй — с одним из выходов блока

4 вывода информации. Выходы входного коммутатора 6 соединены с входами коммутатора 20 самопроверки и а входами проверяемой системы 2, выходи которой через коммутатор 20 самопроверки подключены к входам выходного коммутатора 7. Управляющий вход коммутатора 20 самопроверки соединен с одним из выходов блока 3 управления.

Коммутатор 20 самопроверки (фиг.2) предназначен для подключения к входам выходного коммутатора 7 выходных шик входного коммутатора 6 в режиме само» проверки предлагаемого устройства или выходных шин проверяемой системы

2 в режиме проверки контролируемой системы 2.

Коммутатор 20 самопроверки состоит из схем И 21 и 22, иивертора 23 и схем ИЛИ 24. Первые входы схем И 21 соединены с соответствующими выходами входного коммутатора б, а вторые входы схем И 21 объединены между собой и подключены к входу инвертора 23 и к управляющему входу коммутатора 20 самопроверки. Управляющий вход коммутатора 20 самопроверки соединен с одним иэ выходов блока 3 управления.

Первые входы схемы И 22 соединены с соотвеТствующими выходами проверяемой системы 2, вторые входы схем И 22 объединены между собой и подключены к выходу инвертора 23. Выходы схем

И 21 и 22 соединены с входами соответствующих схем ИЛИ 24, выходы которых

949659 соединены с соответствующими входами выходного коммутатора 7.

Коммутатор 20 самопроверки работает следующим образом. В режиме самопроверки блок 3 управления выдает на управляющий вход коммутатора 20 са-5 мопроверки сигнал с уровнем логической единицы, который воздействует на вторые входы схем И 21 н подключает их к входам схем ИЛИ 24. Схемы И 22 заблокированы уровнем логического 10 нуля, воздействующего на их вторые входы и поступающего с выхода инвертора 23. Поэтому к выходам схем ИЛИ

24 через схемы И 21 подключаются выходные шины входного коммутатора б, информация с которых через коммутатор

20 самопроверки поступает на входы выходного коммутатора 7.

При проверке контролируемой системы 2 на управляющий вход коммутатора

20 самопроверки поступает сигнал с уровнем логического нуля, который блокирует схемы И 21. Уровень логической единицы с выхода инвертора

23 воздействует на вторые входы схем

И 22 и подключает их к входам схем

ИЛИ 24. Поэтому к выходам схем ИЛИ

24 через схемы Н 22 подключаются выходные шины проверяемой системы 2, информация с .которых через коммутатор самопроверки 20 поступает на входы выходного коммутатора 7.

Пример реализации одного иэ вариантов блока 3 управления представлен на фиг.3. Разрядное поле блока ПЗУ 1 разбито на две части — информационную35 и управляющую. Информационная часть разрядов блока ПЗУ 1 используется для выдачи кодовых последовательностей через блок 4 вывода информации и,входной коммутатор б в проверяемую систе-4Q му 2. Управляющая часть разрядов блока ПЗУ 1 используется для формирования управляющих сигналов блоком 3 управления. Выходы управляющих разрядов блока ПЗУ 1 соединены с вхоцами 45 дешифратора 25, выходы которых соединены с соответствующими входами Rили S-триггеров 26, образующих регистр микроопераций. Выходы триггеров 26 подключаются к управляющим входам блоков предлагаемого устройства.

Блок 3 управления работает следующим образом. В зависимости от информации, записанной в управляющих разрядах блока ПЗУ 1, возбуждаются те или иные выходы дешифраторов 25, устанавливая в единичное состояние или обнуляя соответствующие триггеры

26. Выходные сигналы с триггеров 26 воздействуют на управляющие входы остальных блоков предлагаемого устройства для выполнения соответствующих действий. Выход одного из триггеров 26 используется для управления коммутатором 20 самопроверки. 65

Таким образом, блок 3 управления предлагаемого устройства отличается от блока управления прототипа наличием одного дополнительного триггера и одной дополнительной связи к коммутатору 20 самопроверки.

Устройство работает следующим образом.

При нажатии кнопки 14 "Пуск" начинается выполнение программы самопроверки устройства для нахождения неисправностей. В режиме самопроверки на управляющий вход коьэлутатора 20 самопроверки поступает сигнал из блока 3 управления, по которому выходные шины проверяемой системы 2 отключаются от входов коммутатора 20 самопроверки и подключаются выходные шины входного коммутатора 6. Информация иэ постоянного эапомийающего блока 1 поступает в блок 3 управления и

;блок 4 вывода информации, из которого по первой входной шине, управляемой входным коммутатором 6, в коммутатор

20 самопроверки поступает последовательность входных двоичных сигналов. С первого выхода коммутатора 20 самопроверки .информация через первый вход выходного коммутатора 7 поступает на первый вход первой схемы

ИЛИ 16, с выхода которой через третью схему ИЛИ 18 поступает на вход блока

8 сравнения, где при наличии сигнала на управляющем входе производится поразрядное сравнение"с эталонной последовательностью выходных двоичных сигналов, поступающей из постоянного запоминающего блока 1 через блок 4 вывода информации. Одновременно при наличии сигнала на управляющем входе первой схемы И 12 и управляющем входе регистра 10 приема информация с выхода первой схемы ИЛИ

16 через первую схему И 12 и вторую схему ИЛИ 17 поступает на вход регистра 10.

В конце цикла приема на регистре

10 приема находится последовательность выходных двоичных сигналов, соответствующая данной последовательности двоичных сигналов, выданной по первой выходной шине входного коммутатора б.

Затем производится выдача другой последовательности двоичных сигналов по второй выходной шине входного коммутатора б, которая через коммутатор 20 самопроверки поступает на второй вход выходного коммутатора 7. Со второго выхода коммутатора 7 информация поступает на второй вход первой схемы ИЛИ 16, с выхода которой через третью схему ИЛИ 18 поступает на вход блока 8 сравнения, где при наличии сигнала на управляющем входе производится поразрядное сравнение с эталонной последовательностью выходных двоичных сигналов, 949659 поступающей из постоянного эапоминающего блока 1 через блок 4 вывода информации. При приеме второй последовательности двоичных сигналов первая схема И 12 закрывается, и информация с выхода первой схемы ИЛИ 5

16 через четвертую схему ИЛИ 19 поступает на вход одноразрядного сумматора 11, на второй вход которого поступает информация с выхода регистра

10 приема. Результат поразрядного 10 суммирования через вторую схему ИЛИ

17 поступает на вход регистра 10.

После и сдвигов на регистре 10 приема находится сумма по модулю 2 пери вой и второй последовательности двоичных сигналов.

Аналогичным образом производится выдача и прием информации по остальным входным и выходным шинам предлагаемого устройства. После приема последней последовательности двоичных сигналов на регистре 10 приема находится сумма по модулю 2" всех последовательностей двоичных сигналов, принятых по выходным шинам коммутатора 20 самопроверки. Затем информация с регистра 10 приема через вторую схему И 13 и третью схему

ИЛИ 18 поступает на вход блока 8 сравнения, на второй вход которого поступает эталонная сумма.

Правильность записи информации

-в постоянном запоминающем блоке 1 также проверяется путем суммирования по модулю 2" и последующего сравнения с эталонной суммой. При этом информа 35 ция госледовательно считывается из каж:дой ячейки постоянного запоминающего блока 1 и через блок 4 вывода информации и четвертую схему ИЛИ 19 поступает . на вход сумматора 11, где осуществ- 40 ляется поразрядное суммирование с информацией, находящейся в регистре

10 приема. . В случае несравнения информации, проходящей по какой-либо из выходных 45 шин, с эталонной информацией блок 8 вырабатывает сигнал несравнения, который воздействует на блок 3 управления и блок 9 индикации и о которому производится останов устройства и выс-50 вечивание содержимого счетчика 5 команд, указывающего местонахождение неисправности в предлагаемом устройстве. При нажатии кнопки 14 "Пуск" блок 9 индикации обнуляется и производится дальнейшая самопроверка предлагаемого устройства.

Таким образом, в режиме самопроверки производится полная проверка всех блоков и связей между блоками предлагаемого устройства.

В конце режима самопроверки сигнал с управляющего входа коммутатора 20 самопроверки снимается блоком 3 управления.. При этом выходные шины входного коммутатора:6 отключаются от 65 входов коммутатора 20 самопроверки и подключаются выходные шины проверяемой системы 2.

После окончания режима самопроверки производится программный останов устройства.

При. нажатии кнопки 14 "Пуск" начинается выполнение программы проверки контролируемой системы 2. Информация иэ постоянного запоминающего блока 1 поступает в блок 3 управления и блок

4 вывода информации, из которого по входным шинам, управляемым входным коммутатором 6, в проверяемую систему

2 поступает последовательность входных двоичных сигналов.

При исправности проверяемой системы 2 каждой последовательности входных двоичных сигналов соответствует последовательность определенных выходных сигналов, вырабатываемых определенной схемой проверяемой системы 2. При каждой посылке последовательности входных двоичных сигналов опрашивается состояние только одной выходной шины и производится сравнение последовательности выходных двоичных сигналов с эталонной последовательностью.

Каждой эталонной последовательности соответствует определенная схема в проверяемой системе 2 и определенное значение счетчика 5 команд.

Тем самым устанавливается местонахождение неисправности в проверяемой системе 2.

Информация иэ проверяемой системы

2 через коммутатор 20 самопроверки и выходной коммутатор 7 поступает на первую схему ИЛИ 16, с выхода которой через третью схему ЙЛИ 18 поступает на вход блока 8 сравнения, где при наличии сигнала на управляющем входе производится порязрядное сравнение .с эталонной последовательностью вы- . ходных двоичных сигналов, поступаю щей из постоянного запоминающего бло ка 1 через блок 4 вывода информации.

При наличии сигнала на управляющем входе первой схемы И 12 и управляющем входе регистра 10 приема информация с выхода первой схемы ИЛИ 16 через первую схему И 12 и вторую схему

ИЛИ 17 поступает на вход регистра 10 приема.

В конце цикла приема на регистре

10 приема находится последовательность выходных двоичных сигналов, соответствующая данной последовательности входных двоичных сигналов.

При наличии сигнала на управляющем входе второй схемы И 13 информация с регистра 10 приема через вторую схему И 13 и третью схему ИЛИ 18 поступает на вход блока 8 сравнения, где производится поразрядное сравнение с эталонной последовательностью выходных двоичных сигналов. Сигнал

949659

10 несравнения, вырабатываемый блоком приема находится сумма первой и вто8 сравнения, воздействует на блок 3 рой последовательностей выходных управления и блок 9 индикации, по . двоичных сигналов. Данная операция которому производится останов устрой- повторяется k раэ. Затем информация ства и высвечивание содержимого с регистра 10 приема через вторую счетчика 5 команд, указывающего 5 ..схему И 13 н третью схему ИЛИ 18 местонахождение неисправности в про- :поступает на вход блока 8 сравнения, веряемой системе 2. При нажатии кноп- на второй вход которого поступает ки 14 "Пуск" блок 9 индикации обну- . эталонная сумма. ляется и производится дальнейшая Предлагаемое устройство выгодно. проверка системы 2. 10 отличается от известного, так как

Для полной проверки некоторых схем в режиме автоматической самопроверки необходимо k раэ производить выдачу производится, полная проверка всех блоопределенных последовательностей ков и связей между блоками устройства, входных двоичных сигналов и столько что позволяет с абсолютной точностью же раз производить сравнение информа-15,производить разделение неисправности ции, приходящей по какой-либо одной между проверяемой системой и устройиэ выходных шин, с эталонными после- ством для обнаружения неисправностей. довательностямн выходных двоичных :Эти преимущества значительно повышасигналов, соответствующих определен- ют надежность работы предлагаемого иой схеме в проверяемой системе 2. . устройства.

В этом случае для сокращения затрат объема памяти постоянного запо- Формула изобретения пинающего блока 1 производится суммирование по модулю 2 информации, при- Устройство для обнаружения неисправходящей из проверяемой системы 2. ностей цифровых систем по авт.св.

Информация, являющаяся реакцией про- В 561965, о т л и ч а ю щ е е с я веряемой системы 2 иа посылку первой тем, что, с целью повнаения надежноспоследовательности входных двоичных ти, в устройство введен коммутатор сасигналов, с выхода первой схевы ИЛИ мопроверки, причем выходы входного

16 через первую схему И 12 и вторую коммутатора подключены к первой групсхему ИЛИ 17 записывается иа регистр 30 пе входов ковеюутатора самопроверки, 10 приема. При последующем приеме вторая группа входов которого подклюинформации из проверяемой системы 2 чена к группе выходов проверяемой сиспервая схема И 12 закрывается и ин- темы, группа выходов ковв|утатора саформация с выхода первой схемы ИЛИ мопроверки соединена с группой входов

16 через четвертую схему ИЛИ 19 по- 35 выходного коиаутатора, первый вход ступает на вход одноразрядного сум- коьмутатора самопроверки соединен с матора 11, на второй вход которого управляющим выходом блока управления. поступает информация с выхода регист- Источники информации, ра 10 приема. Результат порязрядного принятые во внимание при экспертизе суммирования через вторую схему ИЛИ 40 1. Авторское свидетельство СССР

17 поступает на вход регистра 10 при-,р 561965 ° кл G 06 Р 11/00,1977 (проема. После и сдвигов на регистре 10 тотип).

949659 АЖЖ4ыф заюую люрр Р

40Ьм Р

>m IrtnEu Л УУ /улрм/кввцкеpmp c4rj

Х УЮРаФЮМа жю ФЮЗИ 4ГЮЮЮФ УВЮЭдвимФ p. J

Составитель Н. Быкова

ТехредЖ. Кастелевич . Корректор1 Гриденко

Редактор В. Петраш

° ВЮ Ю

Филиал ППП "Патент", г. Уигород, ул. Проектная, 4

Закаэ 5755/39 Тираи 731 Подписное

BHHHIIH Государственного Комитета СССР по делам изобретений и открытий

113035, Москва, 3-35, Раущская наб., д. 4/5