Устройство для контроля магистралей эвм

 

Союз Советскик

Социалистически к республик

О П И С А Н И Е ()945868

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 23. 12. &О (21) 3221971/18-24 (51)Я. Кл.

С 06 Г 11/16 с присоединением заявки М (23)Приоритет

91аударете61аЫ камитет

СССР ае делам кааретенкй и атернтка

Опубликовано 23 07 ° 82. Бюллетень Мт 27

Дата опубликования описания 25. 07. 82 (53) УДК 681.3 (088.8) Б.В. Шевкопляс, Э.П. Овсянникова-Панченко и Л.М.Петрова (72) Авторь1 изобретения

{Vl) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МАГИСТРАЛЕЙ ЭВМ

Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных устройствах, построенных по принципу "общей магистрали".

Известно устройство для контроля

ЭВМ, включающей в себя объединенные общей информационно-адресной магистралью центральный процессор, .память и контроллеры ввода- вывода. Устрой- 1О ство подключено к магистрали и содержит соединенные между собой интерфейсный блок, таймер, счетчик адреса, блоки посылки и проверки тестовых сигналов (1).

В процессе работы ЭВМ устройство периодически проверяет ее работоспособность и, если это возможно, локализует и логически изолирует отказавший блок. При этом, время между появлением отказа и его обнаружением может оказаться достаточно большим (равйым времени между проверками), что в ряде случаев недопустимо. С

2 другой стороны, увеличение частоты проверок снижает производительность

ЭВМ, так как все большая часть машинного времени расходуется на выполнение контрольных, а не полезных операций.

Наиболее близким к изобретению по технической сущности является устройство, содержащее блок обнаружения ошибки, выполненный в виде последова" тельно соединенных блока сравнения и триггера ошибки, выход которого является выходом устройства, первая и вторая группы входов блока сравнения являются группами адресных и информационных входов устройства, третья группа входов блока сравнения является группой эталонных входов этого блока.

Устройство подключается к ЭВМ, построенной по принципу "общей шины" и содержащей активные и пассивные блоки, а также источник питания, выключение которого может производиться

945868

15

3S

55 подачей на один из его входов сигнала логического нуля с выхода устройства.

Принцип работы этого устройства состоит в следующем.

При работе ЭВМ в автоматическом режиме информационно-адресная магистраль периодически освобождается от передачи полезных сигналов на более или менее продолжительные интервалы времени, которые и используются для проверки магистрали. В эти промежутки времени. сигналы на магистрали сравниваются с эталонными сигналами. Если сигналы совпадают, то.магистраль считается исправной, если нет, то устройство формирует сигнал на выходе триггера ошибки. Этот сигнал служит, например для отключения отказавШей

ЭВМ и подключения другой (резервной)

ЭВМ к системе, работающей в "реальном времени". Устройство обеспечивает быструю реакцию на отказ магистрали, так как частота проверок равна частоте освобождения магистрали. Другими достоинствами этого устройства являются простота и полное отсутствие каких-либо требований к программному обеспечению, так как контроль производится аппаратным путем (23.

Однако для устройства характерна недостаточная контролирующая способность и невозможность обнаружения динамических ошибок, которая обусловлена использованием статических эталонных сигналов. При этом обнаруживаются лишь те ошибки, которые проявляются в виде сигналов, не совпадающих со статическими эталонными. Однако возможны неисправности, приводящие к появлению ошибочных сигналов, совпадающих с эталонными. Эти ошибки не фиксируются устройством. Например, на магистрали, построенной с использованием элементов с открытым коллектором в пассивном состоянии, т.е. при отсутствии сигнала занятости присутствуют логические единицы (высокие потенциалы), которые сравниваются с эталонными единицами, поданными на эталонные входы устройства. Если в результате, например, неисправности приемного или передающего элемента хотя бы на одной из линий информационно-адресной магистрали в пассивном состоянии сформирован логический

О, то эта ошибка будет зарегистрирована устройством, Однако, если неисправность приводит к постоянной логической единице на одной или нескольких линиях, то в этом случае сигнал ошибки не будет сформи рован.

Аналогично не проявляются ошибки типа "поотоянный 0" в магистрали с QT крытым эмиттером.

В магистрали, построенной на элементах с тремя устойчивыми состояниями ("активный О", "активная 1", "выключено") пассивное состояние характеризуется неопределенными потенциалами в магистрали, поэтому применение известного устройства требует привязки интерфейсных линий через дополнительные резисторы к шине питания или к шине нземли". Однако и в этом случае обнаруживаются лишь 0 возможных ошибок.

Ограничение на временные параметры интерфеиса состоит в следующем.

Для правильной работы устройства необходимо, чтобы сигнал отсутствия занятости формировался на соответствующей интерфейсной линии с задержкой по отношению к моменту перехода всех информационно-адресных линий в устойчивое (пассивное) с стояние..

Эта задержка должна превышать задержку срабатывания блока сравнения.

Вследствие этого магистраль в каждом цикле в течение некоторого времени простаивает ° Кроме того, длительность импульса отсутствия занятости должна быть достаточной для надежного срабатывания триггера ошибки, что также препятствует очередному активному устройству немедленно занять магистраль.

Целью изобретения является повышение контролирующей способности устройства за счет обнаружения динамических ошибок.

Поставленная цель достигается тем, что в устройство, содержащее группу элементов И, группу элементов ИЛИ-НЕ, элемент 2И-ИЛИ-НЕ, первый и второй триггеры ошибки, причем группа информационных входов устройства соединена с первыми входами элементов И группы и первыми входами эпементов

ИЛИ-НЕ группы, группа адресных входов устройства соединена с вторыми входами элементов И группы и вторыми входами элементов ИЛИ-НЕ группы, выходы элементов И группы соединены с первой группой входов первого элемента И элемента 2И-ИЛИ-НЕ, выходы элементов ИЛИ-НЕ группы соединены с первой группой входов второго элемента И элемента 2И-ИЛИ-НЕ, выход элемента

5 9458

2И-ИЛИ-НЕ соединен с D-входом первого триггера ошибки, инверсный выход которого является выходом наличия ошибки устройства, и введены первый и второй элементы И, элемент задержки, элемент НЕ, триггер режима проверки, триггер управления выдачей и блок выдачи тестовых сигналов, содержащий две группы кабельных усили.телей, выходы кабельных усилителей первой и второй групп объединены соответственно с группой адресных и,информационных входов устройства, нулевой выход первого триггера ошибки соединен с первым входом nepeoro элемента И, выход которого соединен с входом элемента НЕ, элемента задержки и с синхронизирующим входом триггера управления выдачей, группа управляющих входов устройства соединена 20 с группой входов первого элемента И, выход элемента HE соединен с синхронизирующим входом триггера режима проверки, выходы которого соединены с вторыми. входами первого и вто- 2$ рого элементов И элемента 2И-ИЛИ-НЕ, нулевой выход триггера режима .проверки соединен с 0-входами триггера режима проверки и второго триггера ошибки и с информационными входами щ кабельных усилителей первой и второй групп блока выдачи тестовых сигналов, единичный выход nepaoro триггера ошибки соединен с синхронизирующим входом второго триггера ошибки, выход з которого является выходом типа ошибки устройства, вход подтвержения запроса и установочный вход устройства соединены соответственно с входами второго элемента И, выход которого 1в соединен с установочным входом тригге. ра управления выдачей, установочный вход устройства соединен с устано-. вочным входом первого триггера ошибки, 0-вход триггера управления выдачей соединен с шиной логической единицы, единичный выход триггера управления выдачей соединен с управляющими входами кабельных усилителей первой и второй групп, выход элемента задержки соединен с синхровходом первого триггера ошибки.

На фиг. 1 изображена функциональная схема части ЭВИ, поясняющая назна. чение устройства для контроля магист55 ралей; на фиг. 2 - функциональная схе-. ма устройства для контроля магистралей ЭВМ; на фиг. 3-6 - временные диаграммы, поясняющие принцип построения предлагаемого устроиства; на фиг. 7 - электрическая принципиальная схема согласующего блока, подключаемого к концам магистрали.

Для пояснения функционального назначения и общего алгоритма работы устройства на фиг. 1 показана часть

ЭВИ, включающая в себя активные блоки 1 и 2 и пассивные блоки 3 и объединенные двунаправленными связями 5, именуемыми в дальнейшем магистралью. Под активным блоком понимается любой блок, способный захватить ма" гистраль (механизм захвата описан ниже) и произвести обмен либо с пассивным, либо с другим активным блоком.

Примеры активных блоков: процессор, канал прямого доступа, адаптер магистралей и т.п. Под пассивным блоком понимается блок, не способный захватить магистраль: ОЗУ, НЗУ, синхронный контроллер и т.п. К физическим концам магистрали подключены согласующие блоки б.

Магистраль 5 содержит вину 7 адреса, шину 8 данных и шину 9 управления. Шина адреса и шина данных содержат по 16 линий, а шина управления -, по меньшей мере, 5 линий.

На фиг. 2 показано устройство 10 для контроля магистралей ЭВИ которое подключено к шинам 7, 8 и 9, как и другие устройства ЭВИ, содержащее группу элементов И 11, группу эле— ментов ИЛИ-НЕ 12, элемент 2И-ИЛИ-НЕ 13, установочный вход 14 и вход 15 подтвержения запроса устройства, первый триггер 16 ошибки, выход 17 наличия ошибки устройства, элементы 11- 13 образуют блок 18 сравнения, второй и первый элементы И 19 и 20, элемент

НЕ 21, триггер 22 управления выдачей, триггер 23 режима проверки, второй триггер 24 ошибки, элемент 25 задержки, выход 26 типа ошибки, блок 27 выдачи тестовых сигналов, кабельные усилители 28 первой и второй групп, информационный 29 и управляющий 30 входы блока 27, шина логической единицы 31 °

На фиг. 3 показан типовой отрезок реальной временной диаграммы магистральных сигналов. Из диаграммы видно., что сигнал на линии занятости магистрали ЗАН, входящей в шину g управления, периодически принимает единичное значение, что соответствует свободному состоянию магистрали. При

ЗАН- 1 шина 7 адреса и шина 8 данных

5868

7 94 не используются для передачи информации и в принципе эти моменты времени можно использовать для проверки магистрали путем посылки и приема тестовых сигналов. Однако период времени Т недостаточен для процедуры про верки, поскольку очередное активное устройство в этом случае мгновенно захватывает магистраль после ееосвобождения от предыдущего обмена.

Если очередное активное устройство не готово мгновенно занять магист раль, например, иэ-за выполнения внутренней последовательности микрокоманд, то незанятое состояние магистрали ЗАН- 1 сохраняется в течение периода времени Т+, достаточного для выполнения тестовой процедуры. Существует простое логическое условие прогнозирования предстоящего свободного состояния магистрали с продолжи тельностью, большей или равной некоторой величине То. Если время срабатывания устройства 10 для контроля магистрали ЭВМ не превышает То, то выполнение тестовой процедуры инициируется при обнаружении указанного условия .

На фиг. 4 показана временная диаграмма захвата магистрали для мгновенного перехода магистрали от старого активного устройства к новому (промежуток времени "с " на фиг. 3).

В исходном состоянии магистраль занята старым активным устройством.

Новое активное устройство, желающее захватить магистраль, формирует логический О на одной из линий запросов

ЗПРК (i r, 1), входящих в состав управляющей шины 9. Получив по соответствующей управляющей линии сигнал раз решения РЗР в виде логической единиI цы, новое активное устройство снимает сигнал ЗПР; и формирует логический О на управляющей линии подтверждения запроса ПТЗ, после чего снимается сигнал РЗР . Это состояние управляющих линий поддерживается до момента освобождения магистрали старым активным устройством. При наличии условий

3АН- 1 и ПТЗ-О новое активное устройство формирует сигнал занятости (ЗАН=О), снимает сигнал ПТЗ (ПТЗ=1) и приступает к обмену информацией по шинам 7 и 8. После окончания обмена новое активное устройство освобождает магистраль.

Функция F представляет собой условие прогнозирования свободного промежутка времени, большего или равного

Т и определяется следующим образом и

Р = 3AH A llT3 A ЗПР„, i=1

5 где л - число линий. запросов. функция F принимает единичное значение при одновременном отсутствии сигналов занятости, подтверждения В запроса и всех запросных сигналов.

Для случая, показанного на фиг. 4, F =О.

На фиг. 5 показана временная диаграмма захвата магистрали, соответст1 вующая промежутку времени "6" на фиг. 3. Ее отличие от предыдущей состоит в том, что к моменту формирования сигнала ПТЗ (ПТЗ-О) магистраль уже освободилась от предыдущего обмена. Функция F принимает единичное значение в некотором интервале вре.мени.

На фиг. 6 показана временная диаграмма захвата магистрали, соответствующая промежутку времени "8" на фиг. 3. Эта диаграмма -получена иэ предыдущей (фиг. 5) перемещением отрицательного фронта сигнала на линии

ЗПР„. в направлении, указанном стрелкой, до момента, при котором ширина импульса F становится минимально возможной для срабатывания логических элементов. Из диаграммы следует, что гарантированный интервал времени Т определяется суммой задержки выдачи сигнала разрешения в .ответ на сигнал. запроса, задержки формирования сигнала подтверждения запроса и задержки формирования сигнала занятости.

Указанные задержки известны для конкретной ЭВИ, следовательно известно и время То, определяющее максимальную задержку срабатывания устройства для контроля магистрали.

На фиг. 7 показана электрическая схема согласующего блока 6.

Все линии, входящие в шины 7 и 8, а также часть линий, входящих в шину 9, подключены через резисторы к шине 32, на которую подано напряжение, равное половине напряжения питания (Е) логических элементов — передатчиков и приемников, связанных с магистралью. Сопротивление резисторов выбирается равным волновому сопротивлению линий связи, равному, например, 110 Ом. Это обеспечивает отсутствие в магистрали помех, связанных с отражением сигналов от концов магистрали.

945868 10 мента И 20 переводит триггер 22 в едие- ничное состояние, так как сигнал на выходе 0 этого триггера постоянно соединен с источником положительного потенциала, в результате чего кабельные усилители 28 переходят в активное состояние и выдают в шины 7 и 8 сигналы, логические значения которых. м совпадают с логическим значением сиrи- 10 нала на единичном выходе "триггера 23.

Триггер 23 к этому моменту времени . находится в начальном состоянии, так как его состояние меняется на противоположное лишь в конце цикла работы

1$.óñòðoéñòâà, при переходе сигнала F иэ 1 в О.

Сигналы, сформированные блоком 27, проходят на входы блока 18 сравнения. лю- Если эти сигналы совпадают с эталон2в ными сигналами на выходах триггера

23, то на выходе элемента И-ИЛИ-НЕ 13 т- формируется логический О. Если хотя бы один иэ магистральных сигналов не совпадает с соответствующим эталонным,,О р на выходе элемента 13 формируется логическая 1. К моменту окончания переходных процессов на выходе блока 18 сигнал F = 1, пройдя через элемент ия задержки 25, положительным фронтом записывает установившееся значение сигнала с выхода блока 18 в тригв- гер 16.

При исправной магистрали триггер

16 остается в нулевом состоянии ° При и. наличии ошибки триггер 16 устанавливается в единичное состояние, триггер 24 при этом фиксирует тип ошибки. а Если сигнал на выходе 26 равен нулю, то, по крайней иере, в одной из шин присутствует "ложный О", в противном случае — "ложная 1". При наличии ошибки сигнал на выходе 17 устройства принимает нулевое значение, запирая первый элемент И 20 и препятствуя тем самым дальнейшей работе устройства.

Таким образом, при наличии ошибки устройство переходит в статическЬе состояние вплоть до поступления сигнала установки к входу 14, после чего цикл повторяется., 50

Применение предлагаемого устройства позволяет регистрировать ошибки двух, а не одного типов беэ снижения быстродействия магистралей.

Формула изобретения

К линиям подключаются передающие элементы (кабель ные уси ли тели ) с тр мя устойчивыми состояниями - "актив ный 0", "активная 1", "выключено".

В пассивном состоянии в линиях присутствует промежуточный потенциал, близкий к Е/2.

Часть линий, входящих в управляю щую шину 9, подключена к резисторны делителям, включенным между шиной и тания 33 и шиной "земли" 34. Такое включение позволяет согласовать вол новое сопротивление линии связи с активным сопротивлением параллельно включенной пары резисторов и обеспечить реализацию функции ПРОВОДНОЕ И за счет использования кабельных уси лителей с открытым коллектором.

Общий алгорит работы системы, вк чающей устройство для контроля магистралей, следующий.

При F = 1 производится запуск ус ройства. Устройство формирует на ши нах адреса и данных код 11,...,1 (при .следующем запуске — код 00,... и т. д.). Код считывается устройством с указанных шин и сравнивается с эталонным: 11,...,1 (00,...,0).

В зависимости от результата сравнен триггер ошибки или остается в сброшенном состоянии (при отсутствии неисправностей и сбоев), или устана ливается в единичное состояние при наличии неисправностей. При этом фиксируется информация о типе ошибк

Тестовая информация снимается с шин адреса и данных по отрицательному фронту сигнала подтверждения запрос (ПТЗ), после чего устройство перехо дит в состояние ожидания следующего запуска.

Устройство работает следующим образом.

После включения 3ВМ, при воздейс вии отрицательного импульса установ ки на входе 14 сбрасываются триггер

16 и 22, в результате чего на выход

17 присутствует логическая единица, а на входе 30 блока 27 — логический ноль. Кабельные усилители 28 находя ся в выключенном (высокоомном) состоянии. Триггеры 24 и 23 - в произвольных состояниях.

Запуск устройства осуществляется при F = 1, т.е. при поступлении соот- . ветствующих управляющих сигналов

И (фиг. 2) на шину 9 и совпадения на входах элемента И 20. Положительный фронт сигнала F на выходе первого weУстройство для контроля магистралей ЭВМ, содержащее группу элементов

11 94586

И, группу элементов ИЛИ-НЕ, элемент

2И-ИЛИ-HE первый и второй триггеры ошибки, причем группа информационных входов устройства соединена с первыми входами элементов И группы и первыми входами элементов ИЛИ-НЕ группы, группа адресных входов устройства соединена с вторыми входами элементов

И группы и вторыми входами элементов

ИЛИ-НЕ группы, выходы элементов И 10 группы соединены с первой группой входов, первого элемента И элемента

2И-ИЛИ-НЕ, выходы элементов ИЛИ-HE группы соединены с первой группой входов второго элемента И Мпемента 1s

2И-ИЛИ-НЕ, выход элемента 2И-ИЛИ-НЕ соединен с 0-входом первого триггера ошибки, инверсный выход которого является выходом наличия ошибки устройства, о т л и ч а ю щ е.е с я тем, в что, с целью повышения контролирующей способности устройства за счет обнаружения динамических ошибок, в него введены первый и второй элементы И, элемент задержки, эЛемент НЕ, у триггер режима проверки, триггер управления выдачей и блок выдачи тестовых сигналов, содержащий две группы кабельных усилителей, выходы кабельных усилителей первой и второй групп обьединены соответственно с группой адресных и информационных входов устройства, нулевой выход первого триггера ошибки соединен с .первым входом первого элемента И, выход которого соединен с входом элемента НЕ, элемента задержки и с синхронизирующим входом триггера управления выда-. чей, группа управляющих входов уст8 12 ройства соединена с группой входов первого элемента И, выход элемента НЕ соединен с синхронизирующим входом триггера режим проверкй, выходы которого соединены с вторыми входами первого и второго элементов И элемента 2И-ИЛИ-НЕ, нулевой выход триггера режима проверки соединен с

0-входами триггера режима проверки и второго триггера ошибки и с информационными входами кабельных усилителей первой и второй групп блока выдачи тестовых сигналов, единичный выход первого триггера ошибки соединен с синхронизирующим входом второго триггера ошибки, выход которого является выходом типа ошибки устройства, вход подтверждения запроса и установочный вход устройства соединены соответственно с входами второго элемента И, выход которого соединен с установочным входом триггера управления выдачей, установочный вход устройства соединен с установочным входом первого триггера ошибки, 0-вход триггера управления выдачей соединен с шиной логической единицы, единичный выход триггера управления выдачей соединен с управляющими входами кабель- ных усилителей первой и второй групп, выход элемента задержки соединен ссинхровходом первого триггера ошибки.

Источники информации, принятые во внимание при экспертизе

1. Патент США Н 3810120, кл. 340-172. 5, опублик. 1975.

2, Патент CSA и 4149241, кл. 364-200, опублик. 1978 (прототип).

945868

ОРю

Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 5332/68 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель И. Сигалов

Редактор Л. Гратилло Техред E.Õàðèòîí÷èê Корректор Г.Решетник