Цифро-аналоговый преобразователь

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ()949800 (61) Дополнительное к авт. свид-ву(22) Заявлено 25.04.80 (21) 2915092/18-21 с присоединением заявки ¹â€” (23) Приоритет

Опубликовано 07.0882. Бюллетень ¹ 29

Дата опубликования описания 1008,82 ($q) + Кт1 3

Н 03 К 13/02

Государственный комитет

СССР по делам изобретений и открытий (ЮЗ) УДК 681.325 (088.8) Я.Ш. Лившиц, A.Â. Крыжановский, A.È. Черт йковцев-и A.A. Рафалович (72) Авторы изобретения

Куйбышевский политехнический институт им. В.В. Куйбышева (71) Заявитель (54) ЦИФРО-АНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к информационно-измерительной технике и может найти применение при преобразовании цифровых сигналов в непрерывные, пригодные для работы с аналоговыми устройствами и приборами автоматических систем управления и контроля;

Известен цифро-аналоговый преобразователь (ЦАП), имеющий высокую точность преобразования в температурном диапазоне, в котором базы транзисторов делителей тока подключены через переключатели, управляемые сигналами преобразуемого кода к источникам смещения, соединенным с вторым и третьим генераторами тока, при этом выход одногс из источников смещения подключен к земляной шине, а другого — через резистор — к четвертому генератору тока, выход которого подключен к входам усилителя и.пятого генератора тока 513.

Известен также преобразователь кода в аналог, содержащий регистр числа, соединенный через ключевые уст-25 ройства с входом сумматора, запоминающее устройство (ЗУ), подключенное через эталонные ключевые устройства к другому входу сумматора, устройство управления, соединенное с регистром 30 чйсла, Зу и устройством выделения кода поправок, которое содержит генератор импульсов, интегрирующий операционный усилитель, компаратор, триггер и ключ, причем вход компаратора соединен с источником эталонного напряжения, а выход компаратора подключен к установочному входу триггера Г2 3.

Недостатками описанных устройств являются сложность конструкции и низ-. кое быстродействие, а также необходимость использования большого числа прецизионных резисторов для достижения приемлемой точности.

Цель изобретения - повышение точности и быстродействия цифро-аналогового преобразования.

Поставленная цель достигается тем, что в цифро-аналоговом преобразователе, содержащем регистр, группа первых входов которого соединена с входной шиной, а выход через первый цифро-аналоговый преобразователь соединены с группой первых входов сумматора, генератор тактовых импульсов, оперативное запоминающее устройство, выход которого через второй цифроаналоговый преобразователь подключен к группе вторых входов суякатора, и

949800 динены с источниками 13 и 14 эталонного напряжения, а вторые входы соединены с выходом усилителя 15 переменного тока, вход которого соединен с выходом сумматора 5 и выходной шиной устройства в целом.

Устройство работает следующим образом.

Входной код, подлежащий преобразованию, поступает в регистр 1, в котором тактовыми импульсами генератора 2 происходит изменением кода на одну малую градацию. Код регистра преобразуется первь1м цифро-аналоговым преобразователем 3 в аналоговый сиг-. нал (ток или напряжение ), который поступает на сумматор 5. В результате колебаний младшего разряда преобразуемого кода на выходе усилителя

15 переменного тока имеется последовательность прямоугольных импульсон скважности 2 с амплитудой, пропорциональной изменению младшего разряда кода регистра. Амплитуда этого сигнала сравнивается с помощьн компараторов 11 и 12 с сигналами постоянного уровня, соответствующими допустимым верхней и нижней границам изменения аналогового выходного сигнала ЦАП при изменении входного кода на одну малую градацию. Если амплитуда выходного сигнала усилителя

15 ниже нижней границы, то срабатывает компаратор 11, элемент H 8 открывается, тактовые импульсы генератора 2 поступают на суммирующий вход реверсивного счетчика 7, содержимое которого увеличивается. Выходной код счетчика 7 поступает на второй информационный вход ОЗУ 4, на первый (адресный) вход которого подается входной код ЦАП. При нулевом сигнале на выходе элемента ИЛИ-HE 10 содержимое счетчика записывается в соответствующую ячейку ОЗУ 4, адрес которой задается входным кодом, а затем (при единичном сигнале на выходе элемента 10) считывается и поступает на вход второго цифро-аналогового преобразователя б, преобразующего код поправки в соотнетствующую аналоговую величину. Этот аналоговый сигнал в сумматоре 5 суммируется с аналоговым сигналом, соответствующим входному коду, амплитуда сигнала на выходе усилителя 15 возрастает до значения, находящегося в зоне допустимых значений. При этом оба компаратора 11 и 12 переходят в нулевое состояние, элементы И 8 и 9 закрываются, прекращается поступление тактовых импульсов на счетчик

7 и в нем фиксируется код поправки.

Если амплитуда выходного сигнала усилителя 15 выше верхней допустимой границы, задаваемой эталонным напряжением источника 13, то срабатывает компаратор 12, элемент И 9 открываетблок выделения кода поправок, ныголненный на первом элементе И и первом компараторе, первый вход которого соединен с первым источником эталонного напряжения, ныходы регистра подключены к группе первых входов опера-5 тинного запоминающего устройства, а н блок выделения кода поправок введены реверсивный счетчик, элемент

ИЛИ-НЕ, усилитель переменного тока и вторые компаратор, источник эталон 10 ного напряжения и элемент И, причем выход генератора тактоных импульсон соединен с вторым входом регистра и первыми входами элемента ИЛИ-НЕ и первого и второго элементов И, вто- рой вход первого из котОрых подключен к выходу первого компаратора и второму входу элемента ИЛИ-НЕ, а нторой вход второго элемента И соединен с выходом второго компаратора и третьим входом элемента ИЛИ-НЕ, при этом перный вход второго компаратора подключен к втброму источнику эталонного напряжения, а вторые входы первого и второго компараторов соединены с выходом усилителя переменного тока, вход которого соединен с выходом сумматора и выходной шиной, причем выходы первого и второго элементов

И подключены к соответствующим входам реверсивного счетчика, выходы которо-30 го соединены с группой вторых входон оперативного запоминающего устройства, третий вход которого подключен к выходу элемента ИЛИ-HE.

На чертеже приведена структурная З5 электрическая схема устройства.

Устройство содержит регистр 1, группа первых входов которого соединена с входной шиной устройства, второй вход соединен с выходом генера- 40 тора 2 тактовых импульсов, а группа выходов регистра 1 соединена с группой входов первого ЦАП 3 и группой первых входов оперативного запоминающего устройства (ОЗУ) 4. Выход пер- 45 ного ЦАП 3 соединен с первым входом сумматора 5, второй вход которого соединен с выходом. второго ЦАП б, группа входов которого соединена с группой выходов ОЗУ 4, группа вторых входов которого соединена с группой выходов реверсивного счетчика 7, первый вход которого соединен с выходом первого элемента И 8, а второй вход - с выходом второго элемента И 9, первые входы элементов

И 8 и 9 соединены с первым входом элемента ИЛИ-НЕ 10 и генератором 2 тактовых импульсов, второй вход первого элемента И 8 соединен с выходом . первого компаратора 11 и вторым вхо- @ дом элемента ИЛИ-НЕ 10, а второй вход второго элемента Й 9 соединен с выходом второго компаратора 12 и третьим входом элемента ИЛИ-НЕ 10, первые входы компараторон 11 и 12 спе-65

949800

Формула изобретения

30 ся, тактовые импульсы поступают на вычитающий вход реверсивного счетчика 7 и его содержимое изменяется до входа амплитуды выходного сигнала усиЛителя 15 в зону допустимых значений. После этого фиксируется содержимое счетчика 7.

Таким образом, работа блока формирования поправки в устройстве осуществляется в отличие от прототипа, во-первых, без промежуточного пре- 10 образования в аналоговую величину, во-вторых, путем следящего, а не развертывающего преобразования, в третьих носит обучающий характер, поскольку достаточно один раз "прог- 15 нать" устройство по всему диапазону преобразуемых кодов, и в ОЗУ остается информация о конкретной величине поправки к любому входному коду, что позволяет повысить быстродействие преобразователя. Кроме того, точность преобразования повышается за счет введения усилителя переменного тока, вместо интегратора, линейность характеристик которого существенно определяет погрешности прототипа.

Цифро-аналоговый преобразователь, содержащий регистр, группа первых входов которого соединена с входной шиной, а выходы через первый цифроаналоговый преобразователь соединены 35 с группой первых входов сумматора, генератор тактовых импульсов, оперативное запоминающее устройство, выход которого через второй цифро-аналоговый преобразователь подключен 40 к группе входов сумматора, и блок выделения кода поправок, выполненный. на первом элементе И, первом компараторе, первый вход которого соединен с выходом первого источника эталонного напряжения, о т л и ч а ю щ и f. с я тем, что, с целью повышения точности и быстродействия преобразо вателя, выходы регистра подключены к группе первых входов оперативного запоминающего устройства, а в блок выделения кода поправок введены реверсивный счетчик, элемент ИЛИ-НЕ, усилитель переменного тока и вторые компаратор, источник .эталонного напряжения и элемент И, причем выход генератора тактовых импульсов соединен с вторым входом регистра и первыми входами элемента ИЛИ-НЕ и первого и второго элементов И, второй вход первого из которых подключен к выходу первого компаратора и второму входу элемента ИЛИ-НЕ, а второй вход второго элемента И соединен с выходом второго компаратора и третьим входом элемента ИЛИ-НЕ, при этом первый вход второго компаратора подключен к выходу второго источника эталонного напряжения, а вторые входы первого и второго компараторов соединены с выходом усилителя переменного тока, вход которого соединен с выходом сумматора и выходной шиной, причем выходы первого и второго элементов И подключены к соответствующим входам реверсивного счетчика, выходы которого соединены с группой вторых входов оперативного запоминающего устройства, третий вход которого подключен к выходу элемента ИЛИ-НЕ.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

Р 238905, кл. Н 03 К 13/03, 1972.

2. Авторское свидетельство СССР

Р 651474, кл. Н 03 К 13/02, 23,03.73 (прототип).

ВНИИПИ Заказ 5768/46

Тираж 959 Подписное

Филиал ППП "Патент",,r. Ужгород, ул.Проектная,4