Цифровой измеритель задержки

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ()951228 (61) Дополнительное к авт. сеид-ву (22) Заявлено 04. 01. 81 (21) 3229107/18-21 (511 М g+ 3 с присоединением заявки 89— (23) Приоритет—

G 04 F 10/04

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 1508В2. Бюллетень ¹30 (53) УДК 621. 374 (088.8) Дата опубликования описания 150882

Ф ь .и

1 (72) Авторы изобретения

В.В.Пискорж и A.À.×óìà÷åíêo

Харьковский ордена Ленина. авиационный институт. им. Н.Е.Жуковского (7i) Заявитель (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ЗАДЕРЖКИ

Изобретение относится к радиоиз-, мерениям, в частности к устройствам измерения времени задержки между двумя узкополосными сигналами, и может быть использовано в радиолокации и гидролокации, а также технике траекторных измерений..

Известно устройство — цифровой измеритель задержки, содержащее последовательно соединенные триггер, первый ключ, счетчик, блок индикации, а также синхронизатор, причем первый выход синхронизатора подключен ко второму управляющему входу первого ключа, второй выход синхронизатора подключен к управляющему входу блока индикации, установочные входы триггера соединены с выходами формирователей, входы которых являются сигнальными входами устройства измерения задержки (11.

Достоинствами данного устройства являются малый аппаратурный объем; высокое быстродействие и достаточно высокая при значительном превышении сигналов над помехой точность измерения.

Недостатками данного устройства являются резкое ухудшение точностей измерения и смещение оценок задержки при низких отношениях сигнал/шум, ко-, гда имеют место аномальные ошибки регистрации йуль-пресечений/моментов: перехода фронтов напряжений ограниченных сигналов через нулевой уровень напряжения.

Наиболее близким по технической сущности к изобретению является

1 цифровой измеритель задержки, содержащий два формирователя, триггер, элемент ИЛИ, первый ключ, первый счетчик, синхронизатор, два первых постоянных запоминающих блоКа (ПЗБ), два накапливающих сумматора, два вторых ключа, третий ключ, делитель, второй ПЗБ и блок индикации (2J .

Известное устройство в цифровом виде реализует следующий алгоритм измерения взаимной задержки между узкополосными сигналами неизвестной форьы (шумовыми сигналами): у Ъз1и 2еХО (Ф,,з-а„к)

25 о Со 2т о (<и +пк) где в — оцениваемая задержка;

f — центральная частота аналио зируемых узкополосных процессов;

951228 очередное нуль-пересечение и первого из процессов; т.„„ — последующее во времени (за t,„) нуль-пересечение второго иэ процессов.

Можно показать, что алгоритм (1) 5 является оптимальным лишь в случае, если измеряемый параметр-задержка не изменяется на интервале наблюдения (или же эти изменения очень малы). В практике пеленгования источ- 10 ников неизвестных сигналов указанное условие практически никогда не выполняется — обычно .цель перемещается со значительной угловой скоростью по отношению к пеленгатору, что приводит к непостоянству задержки на измерительном интервале. Для использования известного устройства прихо,цится значительно сокращать величину

:измерительного интервала (чтобы из- 20 .менения задержки "не чувствовались" при измерении), что:неизбежно ведет к ухудшению достижимой точности измерений.

Цель изобретения — повышение точности измерений взаимной задержки между сигналами (за счет увеличения величины измерительного интервала).

По тавленная цель достигается тем, что в цифровой измеритель задержки, содержащий два формирователя куль-пересечений, входы которых подключены ко входам триггера, подключенные к выходу триггера последовательно соединенные первый ключ, первый счетчик, второй ключ и второй элемент ИЛИ, ко второму входу первого ключа подключен первый выход синхронизатора, последовательно соединенные третий ключ, делитель, первый 40 постоянный запоминающий блок и индикатор, управляющий вход третьего ключа подключен ко второму выходу синхронизатора, накапливающий сумматор и второй постоянный запоминающий 45 блок, введены последовательно соединенный сумматор, оперативный запоми-нающий блок, распределитель, квадратор, блок сравнения и первый регистр, вход сумматора подключен к выходу второго постоянного запоминающего блока, управляющие входы первого регистра и распределителя объединены и подключены к третьему выходу синхронизатора выход первого регистра подключен ко второму входу блока сравнения, а также последова тельно соединенйые четвертый ключ, второй„, регистр и пятый ключ, выход которого подключен ко второму входу индикатора, управляющие входы третьего и пятого ключей объединены, также последовательно соединенные шестой ключ и третий регистр, выход которого соединен со входом третьего ключа, информационные входы шестого 65 ключа объединены со входами квадратора и подключены к выходу распределителя, а управляющие входы четвертого и шестого ключей объединены и соединены со вторым .выходом блока сравнения, сигнальные входы четвертого ключа и адресные шины оперативного запоминающего блока объединены и подключены к Четвертому выходу синхронизатора, вторые выходы рас- . пределителя подключены ко вторым входам сумматора, а также последовательно соединенные второй счетчик, седьмой ключ, четвертый регистр и восьмой ключ, выход которого через второй элемент ИЛИ подключен ко входу накапливающего сумматора, вторые входы второго элемента ИЛИ через девятый ключ подключены к соответствующим выходам четвертого регистра, управляющие входы восьмого и девято го ключей подключены соответственно к пятому и шестому выходам синхронизатора, установочный вход накапливающего сумматора объединен с управляющими входами второго и седьмого ключей и синхронизатора и подключен к выходу первого формирователя нульпересечений, выход седьмого ключа через первый элемент ИЛИ подключен к установочному входу первого счетчика, выходы накапливающего сумматора соединены с адресными входами второго постоянного запоминающего блока, при этом вход второго счетчика соединен с первым, а установочный — с седьмым выходом синхронизатора.

На чертеже показана блок-схема устройства задержки.

Цифровой измеритель задержки содержит формирователь 1 нуль-пересе-, чений, триггер 2, первый ключ 3, второй счетчик 4, седьмой ключ 5, первый элемент б ИЛИ, синхронизатор

7, четвертый регистр 8, восьмой 9 и девятый 10 ключи, второй элемент 11

ИЛИ, первый счетчик 12, второй ключ

13, накапливающий сумматор 14, второй постоянный запоминающий блок 15 (ПЗБ), сумматор 16, оперативный запоминающий блок 17 (ОЗБ), распределитель 18, квадратор 19, четвертый ключ 20, шестой ключ 21, второй регистр 22, третий регистр ЪЗ, блок

24 сравнения, первый регистр 25, третий ключ 26, пятый ключ 27, делитель

28, первый постоянный запоМинающий блок 29, индикатор 30 и второй формирователь 31 нуль-пересечений. Узкопоt лосные сигналы, взаимную задержку между которыми необходимо измерить,подаются на входы 32 и 33 формирователей 1 и 31 нуль-пересечений; 34-40 выходы синхронизатора 7.

Цифровой измеритель задержки работает следующим образом.

951228

Сигналы, взаимную задержку между которыми необходимо измерить, подаются на входы 32 и 33 формирователей

1 и 31 нуль-пересечений. Импульсы, соответствующие передним кронтам прямоугольных напряжений, сформированных из входных сигналов, опрокидывают триггер 2. На.выходе триггера 2 формируются импульсы положительной полярности, длительность которых равна временному расстоянию между соседними (последующими) нуль-пересечениями двух узкополосных сигналов.

Эти импульсы, поступая на вход первого ключа -3, раэгешают прохождение импульсов высокочастотного заполнения с первого выхода синхронизатора t5

7 в первый счетчик 12. Таким образом происходит измерение длительности (положительного) импульса на выходе триггера 2 — временного расстояния (tÄ -1,ц<) между очередной парой 20 нуль-пересечений двух узкополосных сигналов. В момент начала измерения сигналом с выхода 40 синхронизатора

7 устанавливается в нуль содержимое второго счетчика 4, Далее этот счетчик 4 начинает заполняться импульсами высокочастотного заполнения с выхода 34 синхронизатора 7. В моменты времени формирования импульсов нульпересечений одним из Формирователей .1 или 32 нуль-пересечений производится .считывание числа, накопленного в счетчике 4, через седьмой ключ 5 в четвертый регистр о. Таким образом производится измерение времени от ,момента начала измерения до момента формирования очередного из нуль-пересечения (одного из информационных узкополосных сигналов) t В момент формирования импульса нуль-пересечения на выходе 32 формирователя (в 40 этот момент заканчивается, очевидно, положительный импульс на выходе триггера) устанавливается в нулевое состояние содержимое накапливающего сумматора 14, после чего (с аппара- 45 .турной задержкой) в сумматор 14 через ключ 13 и элемент ИЛИ 11 переписывается число с выхода счетчика 12.

Указайное число (многоразрядный двоичный код) воздействует на адресные шины второго ПЗБ 15. Два числа с выхода ПЗБ 15 суммируются сумматором

16 с содержимым первой (очередной) строки оперативного запоминающего блока 17 - также двумя числами, кото- 55 рые представляют собой соответственно действительную и мнимую часть комплексного числа. Результат сложения записывается в ту же самую строку ОЗБ 17, откуда "взята" (через распределитель

18) упомянутая пара чисел. Далее под 60 воздействием управляющего импульса с выхода 38 синхронизатора 7 открывается ключ 9, и к содержимому накапливающего сумматора 14 добавляется число, хранящееся в регистре 8, умножен- 55 ное на константу 2" (что достигаетсЯ соответствующей распайкой выходных шин ключа 9 ко входным шинам элемента ИЛИ

11 — со сдвигом на и разряДов). Результат суммирования опять воздействует .на адресные шины второго ПЗБ 15, и очередная пара чисел суммируется сумматором 16 с содержимым очередной строки ОЗБ 17. Результат сложения опять записывается в ту строку ОЗБ 17, откуда "взята" пара чисел. После этого синхронизатор 7 формирует на выходе серию M-2 импульсов, которые открывают ключ 10 (М вЂ” число отсчетов выходного эффекта). При каждом открывании ключа содержимое сумматора

14 возрастает на величину числа,хранящегося в регистре 8. Аналогично описанному происходит "обновление" содержимого M-1 очередных строк ОЗБ

17. На этом отработка информации, содержащейся в очередных данных— временном расстоянии (t„ — t„„), между нуль-пересечениямй двух сигналов (хранится в счетчике 12) и нель-пересечением t ïåðâîãî из сигналов (хранится в регистре 8) заканчивается. С приходом очередного импульса нуль-пересечения с выхода второго формирователя 31 нуль-пересечений триггер опрокидывается, в результате чего. открывается ключ 3.

Производится заполнение счетчика 12 импульсами высокочастотного заполнения до тех пор, пока триггер не опрокидывается импульсом с выхода первого формирователя 1 нуль-пересечений, таким путем производится измерение временного интервала между очередной парой нуль-пересечений двух информационных узкополосных сигналов. Снова (путем открывания ключа 5) производится регистрация момента формирования очередного нульпересечения. После этого повторяется процедура обработки .информации, со,держащейся в очередной паре чиселданных. Процесс обработки пар данных продолжается до конца измерительного интервала. B момент времени

Т на управляющий вход распределителя 18 подается управляющий си-. гнал с выхода 36 синхронизатора 7, в результате чего выход ОЗБ 17 подключается к объединенным входам квад-! ратора 19 и ключа 21. Этим же импуль.сом с выхода синхронизатора обнуля ется регистр 25. Начинается этап обработки статистик, накопленных в ОЗБ 17 в течение измерительного интервала. Синхронизатор 7 подает на адресные шины ОЗБ 17 и ключа 20 код, соответствующий чтению. первой строки. Два числа с выхода ОЗБ 18 с помощью квадратора 19 возводятся в квадрат и складываются — формируется квадрат модуля комплексного числа.

Этот квадрат модуля с помощью блока

24 сравнения сравнивается с числом, 951228 нилось "новое" число, и само комплек23. В регистре 22 при этом оказываетрегистра подключен к второму входу блока сравнения, а также последовательно соединенные четвертый ключ, а- второй регистр и пятый ключ, выход которого подключен к второму входу индикатора, управляющие входы третьего и пятого ключей объединены, также последовательно соединенные шестой ключ и третий регистр, выход которого соединен с входом третьего

ЗО ключа, информационные входы шестого ключа объедийены с входами квадратора и подключены к выходу распределителя, а управляющие входы четвертого и шестого ключей объединены и соединены с вторым выходом блока сравнения, сигнальные входы четвертого ключа и адресные шины оперативного запоминающего блока объединены и подключены к четвертому выходу синхронизатора, вторые выходы распределителя подключены к вторым входам сумматора, а также последовательно соединенные второй счетчик, Седьмой ключ, четвертый регистр и восьмой ключ, выход которого через второй элемент ИЛИ подключен к входу накапливающего сумматора, вторые входы второго элемента ИЛИ через девятый ключ подключены к соответствующим выходам четвертого регистра, О управляющие входы восьмого и девятого ключей подключены соответственно к пятому и шестому выходг;м синхронизатора, установочный вход накапливающего сумматора объединен с управляЫ ющими входами второго и седьмого ключей и синхронизатора и подключен к выходу первого формирователя нульпересечений, выход седьмого ключа через первый элемент ИЛИ Подключен к

Щ установочному входу первого счетчика, выходы накапливающего сумматора соединены с адресными входами второго постоянного запоминающего бло-, ка, при этом счетный вход второго Я счетчика соединен с первым, а устауправляющего сигнала с выхода 35 синФормула изобретения

Цифровой измеритель задержки, содержащий два формирователя, нуль-перечесений, выходы которых подключены к входам триггера, подключенные к выходу триггера последовательно соединенные первый ключ, первый счетхранящимся в регистре 25. Если "новое" число больше, вырабатывается управляющий сигнал для ключей 20 и

21, в результате чего в регистры 22 и 23 переписываются соответственно номер строки ОЗБ 17, в котором хра» сное число (действительная и мнимая часть). В регистр 25 переписывается через блок 24 сравнение новое, большее из двух сравниваемых число. Пу- тем возведения в квадрат и поочередного сравнения всех чисел, хранящихся в М строках ОЗБ 17, выбирается -та пара чисел, которая обеспечивает наи больший квадрат модуля (соответствует наибольшему подавлению мешающего параметра), и записывается в регистр ся записанным номер строки ОЗБ 17, в котором хранится упомянутая пара чисел. После обработки информации всех строк ОЗБ 17 под воздействием хронизатора 7 открываются ключи 26 и

27. Число, соответствующее номеру "к нала" цифровой обработки, в котором обеспечено наилучшее подавление меша ющего параметра, через ключ 27 выводится на индикатор, Числа с выхода регистра 23 (соответственно действительная и мнимая составляющие наибольшего отсчета выходного эффекта) поступают на соответствующие входы делителя 28. По результату деления из первого ПЗБ 29 выбирается числовременная задержка между информационными сигналами (иэмеренная в соответствующих единицах). Этот результат измерения также поступает на индикатор 30. Обнуление ОЗБ 17 производится в процессе обработки стати стик (строк данных) с помощью совокупности блоков 19-30, поскольку на входные шины сумматора 16 поступают числа, равные нулю.

Данное устройство также реализует в цифровом виде алгоритм измерения взаимной задержки между узкополосными сигналами неизвестной формы па формуле (1). Благодаря тому, что в данном устройстве осуществляется совместное оптимальное измерение задержки и скорости ее изменения, здесь ,удается существенно увеличить время накопления (обработки) сигнала, а значит повысить и точнСсть измерения задержки по сравйению C известным устройством. чик, второй ключ и второй элемент

ИЛИ, к второму входу первого ключа подключен первый выход синхронизатора, последовательно соединенные третий ключ, делитель, первый постоян- . ный запоминающий блок и индикатор, управляющий вход третьего ключа подключен к второму выходу синхронизатора, накапливающий сумматор и второй постоянный запоминающий блок, отличающийся тем, что, с целью повышения точности измерения задержки, введены последовательно соединенные сумматор, оперативный запоминающий блок, распределитель, квадратор, блок сравнения и первый

35 регистр, вход сумматора подключен к выходу второго постоянного запоминающего блока, управляющие входы первого регистра и распределителя объединены и подключены к третьему

Щ выходу синхронизатора, выход первого

951228

Составитель Н.Areeaa

Редактор М.дылын Техред A..ÁàáèíåU Корректор О.Билак

Заказ 5943/52 Тираж 427 Подписное

ВЙИИПИ Государственного комитета СССР по. делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãoðîä, ул.Проектная,4 новочный — с седьмым выходом синхронизатора.

° %

Источники информации, принятые во внимание при экспертизе

1. Смирнов П.Т. Цифрбвые фазомет ры. Л., "Энергия", 1974, с.ЗЗ.

2. Авторское свидетельство СССР по заявке 9 27бб257/18-21, кл.G 04 F 10/04, 15.12.79.