Логический элемент и

 

О П И С А Н И Е ()951707

ИЗОБВЕТЕН ИЯ

Союз Советсиик

Социал истичесииз

Реслублик (72) Авторы изобретения

С.Н. Косоусов, В.А. Максимов и Я.Я. Петричкович (71) Заявитель (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ И

Изобретение относится к области вычислительной техники и электроники и может быть использовано в качестве логического элемента универсальных и специализированных электронных пифровых вычислительных устройств.

Известен логический элемент И-НЕ, содержащий три последовательно включенных р -канальных МД,П-транзистора, вход нагрузочного транзистора подключен к шине питания, а выход - к выходной шине, затворы первого и второго перекпючательных .транзисторов подключены, соответственно, к первой и второй входным шинам, вход второго лереключатепьного транзистора подключен к общей шине.,йля реалнзапии функции И необходимо к выходу .элемента подключить дополнительный инвертор (1).

Недостатком известного логического элемента является большая потребляемая мощность, так как он выполнен íà NllOтранзисторах одного типа.

Известен логический элемент И, содержащий два поеледоватепьно включенных инвертора, каждый из которых выполнен на комплементарной паре Щ1П-транзисторов, причем вход первого инвертора подключен к первой входной шине, исток его р --канального МДП-транзистора подключен к шине питания, второй инвертор включен между шиной питания и обшей шиной, а его выход подключен к выходной шине, и два КБП-транзистора, один из которых, р -канальный, включен между шиной питания и выходом первого инвертора, а второй, И -канальный, включен между истоком h-канального транзистора первого инвертора и обшей шиной, затворы этих обоих транзисторов подключены к второй входной шине 1 2).

Недостатком известного логического элемента И является избыточное количество транзисторов, что приводит к снижению надежности.

1.1епь нэоббетения - повышение надежности.

9517

3, Поставленная цепь достигается тем, что в логическом элементе И, содержаmew два последовательно включенных инвертора, каждый.из которых выполнен на комплементарной паре MQH-транзисторов, причем исток Р -канального транзистора первого инвертора подключен к шине питания, а выход второго инвертора подключен к выходной шине, и И -канальный

МДП-транзистор, затвор которого подклю- чен к первой из двух входных шин, вход первого инвертора подключен к первой входной шине, исток его И -канального транзистора подключен к общей шине, второй инвертор включен ме ду второй и лер-15 вой входными шинами, а И -канальный

МЫП-транзистор включен между второй входной шиной и выходной шиной. единицам, то открыты транзисторы 3 и

9, и потенциал шины 8 формирует на выходной шине сигнал 5 соответствующий б погической единице.

Таким образом, функционирование логического элемента И соответствует следуюшей таблице

0

0

На чертеже представлена электрическая принципиальная схема устройства.

Устройство содержит первый инвертор

1, выполненный на комплементарной паре

МДП-транзисторов 2 и 3, включенный между шиной литания 4 и общей шиной 5. 25

Вход инвертора 1 подключен к первой входной шине 6, а выход — к входу второго инвертора 7, включенного между второй входной шиной 8 и шиной 6 и выполненного на комплементарной паре МДП- З0 транзисторов,9 и 10. Выход инвертора 7 подключен к выходной шине 11 и к стоку И-канального МДП-транзистора 12, исток которого подкшочен к второй входной шине 8, а затвор — к первой входной

35 шине 6.

Логический элемент И работает следуюшим образом.

При поступлении на входные шины 6 и

8 сигналов А и В, соответствуюших погическому "0", открываются транзисторы 2 и 10. Потенциал входной шины 6 через транзистор 10 формирует на выходной шине 11 сигнал 5, соответствующий погическому нулю. Если на входной шине 8

45 сигнал А соответствует логическому нулю, а на шине 6 сигнал  — логической единице, то открывается транзистор 12, и потенциал входной шины 8 формирует на выходной шине 11 сигнал S соответ50 ствующий логическому нулю. Если на входной шике 8 сигнал А соответствует логической единице, а на входной шине 6 сигнал  — логическому нулю, то открываются транзисторы 2 и 10, и потенциал шины 6 формирует на выходной . шине

11 сигнал 5, соответствуюший логическому ну лю. 1. с пи на входных шинах 6 и 8 сигналы А и H соответствуют логическим

Как видно из таблицы функционирования, на выходной шине формируется функция 5=A В.

Уменьшение числа транзисторов и, тем самым, числа связей обеспечивает повышение надежности элемента, а также позволяет достичь большей степени интеграции при использовании элемента в больших интегральных схемах.

Формула изобретения

Логический элемент И, содержаший два последовательно включенных инвертора, каждый иэ которых выполнен на комплементарной паре МЙП-транзисторов, причем исток р -канального транзистора первого инвертора подключен к шине питания, а выход второго инвертора под— кпючен к выходной шине, и И -канальный

МИП-транзистор, затвор которого подключен к первой из двух входных шин, о т— л и ч а ю ш и и с я тем, что, с цепью повышения надежности, вход первого инвертора подключен к первой входной шине, исток его И -канального транзистора подключен к обшей шине, второй инвертор включен между второй и первой входб ными шинами, а и-канальный МАЛ-транзистор включен между второй входной шиной и выходной шиной.

Источники информации, принятые во внимание при экспертизе

1. Букреев И. Н. и др. Микроэлектронные схемы цифровых устройств. М., Сов. радио, 1975, с. 37, рис. 1.326.

2.RCA Sr&d State ЪА TAB00KS, 1975, р. 348, Fig..! .

951707

Составитель Л. Петрова

Редактор Л, Весеповская Техред К.Мыцьо Корректор Н, Король

Заказ 5973/75 Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по депам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Фипиап ППП "Патент", r. Ужгород, уп. Проектная, 4

Логический элемент и Логический элемент и Логический элемент и 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может использоваться в устройствах обработки данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой и вычислительной технике и может использоваться при обработке цифровых потоков

Изобретение относится к области цифровой и вычислительной техники и может быть использовано при приеме, демодуляции и обработке сигналов с различной структурой по модели сигнала и возможностью быстрой, автоматической настройки на сигнал при повторном выходе на него

Изобретение относится к схемному устройству и способу формирования выходного сигнала двойной шины с устройством (12) обработки сигнала с переключателями, управляемыми в зависимости от входного сигнала <а, aq>, а также с двумя выходами (х, xq), причем посредством одного из переключателей (s, sq) первый выход (х), а посредством другого переключателя (sq, s) второй выход (xq) могут соединяться с опорной точкой (v) управляющего устройства, находящейся на первом потенциале (0)

Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах при реализации логических устройств

Изобретение относится к пересылке данных от микросхемы к микросхеме, которая использует метод токового режима вместо общепринятых методов дифференциальной передачи сигналов режима напряжения

Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах для реализации логических устройств

Изобретение относится к области вычислительной техники и может быть использовано для реализации КМДП логических устройств конвейерного типа
Наверх