Генератор псевдослучайной последовательности

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Реслублнк (и959076

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (22) Заявлено ОМ281 (21) 3243239/18-24 (61) Дополнительное к авт. свид-ву—

РЦМ.К . с присоединением заявки ¹â€”

G 06 F 7/58

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет—

Опубликовано 15„09:82 Бюллетень ¹ 34 (Щ УДК 681. 325 (088.8) Дата опубликования описания 15.09.82 (71) Заявитель

Вологодский полйтехнический институт (54 ) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНОЙ

ПОСЛЕДОВАТЕЛЬНОСТИ

Изобретение относится к области вычислительной техники и может быть использовано при статистическом моделировании систем автоматического управления.

Известен генератор псевдослучайных двоичных чисел, содержащий регистры сдвига с сумматорами по модулю два в цепях обратной связи и тактовый генератор, выход которого соединен с тактовыми входами регистров сдвига. При этом второй вход сумматора по модулю два каждого последующего .регистра сдвига соединен с выходом одной из ячеек предыдущего регистра сдвига. Длина генерируемой псевдослучайной последовательности определяется разрядностью регистров сдвига и и числом регистров тн тИ =

2++" " 1 (11.

Недостатком данного устройства является громоздкость электронной схемы и сложность ее настройки при большой длине генерируемой последовательности, вызванные большим числом регистров сдвига и связей между ними.

Наиболее близким техническим решением к данному изобретению является генератор псевдослучайной по« следовательности, содержащий регистр сдвига и сумматор по:модулю два в цепи обратной свяи, генератор тактовых импульсовр Выход которого соединен со входом регистра сдвига, а также счетчик и блок сумматоров (.2).

Недостатком данного устройства является малое значение периода псевдослучайной последовательности, ограниченное разрядностью регистра сдвига. Максимальная длина последовательности равна 2 — 1. Увеличение периода последовательности за счет разрядности регистра приводит к усложнению схемы и снижению ее надежности.

Цель изобретения - упрощение генератора при заданной длине после2О довательности.

Для достижения поставленной цели в генератор псевдослучайной последовательности, содержащий счетчик, генератор тактовых. импульсов, выход

25 которого .соединен со входом "Сдвиг" регистра сдвига, выход которого является выходом генератора и соединен с первым входом сумматора по моцулю два,. второй вход которого сое30,цинен с выходом 1 -ro разряда регист959076 ра сдвига, введены элемент задержки г и блок памяти, выход которого соединен с информационным входом регистра сдвига, выход сумматора по модулю два соединен с информационным входом блока памяти, адресные 5 входы которого соединены с соответствующими разрядными выходки счетчика, суммирующий вход которого объединен со входом считывания блока памяти и подключен к выходу гене- fQ

: ратора тактовых импульсов, выход которого через элемент задержки соединен со входом записи блока па.мяти.

На чертеже приведена стРуктуР- 15 ная схема генератора.

Генератор содержит блок 1 памяти, выход которого соединен со входом регистра 2 сдвига, выходы которого соединены со входами сумматора 3 . р по модулю два, выход которого соединен со входом блока 1 памяти, входы которого соединены с выходами счетчика 4, элемента 5 задержки и генератора б тактовых импульсов, вы.ход которого соединен также со вхо— дами регистра 2 сдвига., счетчика 4 и .элемента 5 задержки.

Генератор работает следующим образом.

Сигнал %т с выхода генератора 6 поступает на счетчик 4, регистр 2 сдвига и на вход считывания блока 1 памяти. Каждый тактовый импульс, поступающий на вход счетчика 4, увеличивает на единицу код на ex о разрядных выходах, тем саьым изменяя адрес опрашиваемой ячейки блока. Тем . же импульсом осуществляется считывание содержимого выбранной ячейки на информационный вход регистра 2 40 сдвига и сдвиг числа, записанного .в регистре сдвига. На выходе сумматора по модулю два формируется двоичное число, определяемое состоянием разрядов регистра сдвига, подключенных к его входам. Через время Г, определяемое элементом задержки 5, происходит запись числа с выхода сумматора по модулю два s опрошенную ячейку блока памяти. Во время работы счетчик проходит все Й своих возможных состояний, число которых равно Объему памяти блока 1 памяти, и на информационный вход регистра сдвига поступает последовательность двоичных чисел, записанных в блок 1 памяти на Й тактов ранее. В результате работа, выполняемая блоком 1 памяти при данной организации процессов записи и считывания, аналогична работе Й-разрядного регистра сдви- га, а всю схему генератора можно рассматривать как Й+ К-разрядный регистр сдвига, в цепь обратной связи которого включен сумматор по модулю два. Здесь К вЂ” число разрядов регистра сдвига 2.

Таким образом, эа счет увеличения объема памяти блока 1 памяти при соответствующем выборе номеров, подключаемых к сумматору по модулю два разрядов регистра, длина генерируемой псевдослучайной последователь" ности может быть увеличена до значения М = 2 - 1.

Аппаратурные затраты на реализацию предлагаемого устройства при большйх значения Й+ К значительно меньше, чем затраты на изготовление

И + К-разрядного регистра сдвига.

Так, например, при использовании микросхем серии К134 оперативное запоминакщее устройство с обЪемом памяти И -" 1024 строится на одной микросхеме (К134РУ61 с потребляемой мощностью 0,6 Вт, в то время как регистр сдвига длиной M = 1024 может быть построен как минимум на

128 микросхемах (К134ИР2). потребляемая устройством мощность при этом составит 5 Вт.

Формула изобретения

Генератор псевдослучайной последовательности, содержащий счетчик, генератор тактовых импульсов, выход которого соединен со входам сдвига регистра сдвига, выход которого является выходом генератора и соединен с первым входом сумматора по модулю два, второй вход. которого соединен с выходом i-ro разряда регистра сдвига, о т л и ч а ю щ и йс я тем, что, с целью упрощения генератора, он содержит элемент задержки и блок памяти, выход которого соединен с информационным входом регистра сдвига, выход сумматора по модулю два соединен с информационным входом блока памяти, адресные входы которого соединены с соответствующими разрядными выходами счетчика, суммирующий вход которого объединен со входом считывания блока памяти и подключен к выходу генератора тактовых импульсов, выход которого через элемент задержки соединен со входом записи блока памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 936340, кл. G 06 F 1/02, 1972.

2. Авторское. свидетельство СССР

Р 524175, кл. G 06 Г 1/02,1975 (прототип).

959076

Составитель A. Карасов

Редактор O. Колесникова Техред 3. Палий Корректор А. Гриценко. йодписное

Заказ 7018/66 йираж 731

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4