Устройство для управления выпрямителем

 

Оп ИСАНИЕ

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (t i) 961099

Cams Советсимк

Соцмалмстичвсимн

Рвслублмк (6I ) Дополнительное к авт. свид-ву (22) Заявлено 23. 02. 81 (21) 3249567/24-07 с присоединением заявки М (51) М. Кл.

Н 02 Р 13/24

9кударстоенныН коинтет

МСР ао дмом нзооретеннй и открытнй (23) Приоритет

Опубликовано 23.09,32. Бюллетень М35

Дата опубликования описания 23. 09. 82 (5З) УДК621 ° 314..27(088.8) (72) Авторы изобретения

А. С. Исхаков и Л. В. Балакшина (7I ) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВЫПРЯМИТЕЛЕИ

ИзоЬретение относится к электротехнике и может быть использовано при разработке и создании асинхронных систем управления.

Известно устройство для управления выпрямителем, содержащее сумматор, интегратор, нуль-орган и распределитель 1.1 .

Недостатком этого устройства является критичность к несимметрии сети °

НаиЬолее близким к предлагаемому является устройство, содержащее последовательно соединенные первый орган сравнения, интегратор, второй орган сравнения и формирователь-распределитель импульсов, причем к первому входу первого органа сравнения подключен выход источника задающего сигнала, к второму входу второго органа сравнения подключен выход источника сигнала сравнения, выход формирователя подключен к второму входу интегратора и служит для

2 подключения управляющего входа выпрямителя (2 ).

Недостатком такого устройства яв ляется высокая чувствительность к несимметрии питающей сети, которая приводит по цепи обратной связи к асимметрии управляющих импульсов.

Вследствие этого происходит усиление гармоник неканонических поряд1О ков по сравнению с режимом, когда при несимметрии питания асимметрия управления отсутствует.

Целью изобретения является устранение асимметрии управления при несимметрии питания.

Поставленная цель достигается тем, что устройство снабжено датчиком частоты, дополнительным интегратором и блоком аналоговой памяти, причем выход датчика частоты соединен с первыми входами дополнительного интегратора и Ьлока аналоговой памяти, а его вход служит для подключения питающего напряжения, второй

3 96 вход дополнительного интегратора служит для подключения к выходу выпрямителя, à его выход через второй вход блока аналоговой памяти соединен с вторым входом первого органа сравнения. е

На чертеже представлена блок-схема устройства.

Устройство содержит источник 1 задающеro сигнала, подключенный к первому органу 2 сравнения, интегратор 3, соединенный с органом 2, источник 4 опорного сигнала, второй орган 5 сравнения, подключенный к источнику 4, формирователь-распределитель 6 импульсов, источник 7 питающего напряжения, соединенный с выпрямителем 8, блок 9 памяти, подключенный к дополнительному интегратору 10, и датчик 11 частоты.

Устройство работает следующим образом.

В органе 2 сравниваются сигналы источника 1 и блока 9, разность этих сигналов интегрируется и сравнивается в органе 5 с сигналом источника 4. В момент сравнения формирователь-распределитель 6 вырабатывает импульс управления на выпрямитель.

Выходное напряжение выпрямителя интегрируется в интеграторе 10 и один раз за период питающего напряжения по сигналу датчика частоты переписывается в блок 9, а интегратор 9 по этому же сигналу обнуляется.

В результате этого в органе 2 происходит сравнение сигнала источника

1 со средним за период выходным напряжением выпрямителя.

Таким образом, за период напряжения сети длительность такта интегрирования остается постоянной, и сле1099 4 довательно, асимметрии управления не возникает. формула изобретения

Устройство.для управления выпрямителем, содержащее источник зада.ющего сигнала, подключенный к первому входу первого органа. сравнения, выход которого подключен через интегратор к первому входу второго органа сравнения, второй вход которого подключен к источнику опорного сигнала, выход - к формирователю-распределителю импульсов, второй вход интегратора подключен к выходу формирователя-распределителя импульсов, предназначенному для подключения управляющего входа выпрямителя, о тл и ч а ю щ е е с я тем, что, с целью повышения симметрии, оно снабжено датчиком частоты, дополнительным интегратором и блоком памяти, причем выход датчика частоты соединен с первыми входами дополнительного интегратора и блока памяти, а его вход предназначен для подключения питающего напряжения, второй вход до полнительного интегратора предназначен для подключения к выходу выпрямителя, а его выход через второй

30 вход блока памяти соединен с вторым входом первого органа сравнения.

Источники информации, принятые во внимание при экспертизе

1. Бизиков В,A. Миронов В.Н., Обухов С.Г. и Шамгунов P.Н.Системы управления тиристорными преобразователями частоты, M Энергоиздат, 1981, с. 68.

2. Писарев А.Л. и Деткин Л,П.

Управление тиристорными преобразователями. М., "Энергия"., 1975 (прототип), 961099

Составитель С. Лузанов

Редактор А.Шандор Техред Ж. Кастелевич Корректор 0 Макаре" ко

Заказ 7311/73 Тираж 721 Подписное

8НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауаская наб,, д. 4/5 лиал ППП Патент, r. Ужгород, ул. Проектная,