Устройство связи для вычислительной системы

 

Союз Советския

Социалистических

Республик п)962907

ОПИСАНИК

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву— (22) Заявлено 31. 0 3 ° 81 (21) 326 79 79/18-24 с присоединением заявки NP (23) Приоритет

Опубликовано 3009В2. Бюллетень Мо 36 (311 М. Кп.

-G 06 F 3/04

Государственный комитет

СССР по делам изобретений и открытий (И) УДК 681. 325 (088. 8) Дата опубликования описания 30.09.82

В .Н. Заблоцкий, В. В ек, "Ъ Е. -Спасский, Г.Г. Сигалов, А.И. рсРльоФ нй и А.В. скулуцбзйч

/ ф,, "", (72) Авторы изобретения (71) Заявитель L (54) УСТРОИС1ВО ОВЯЭИ ДЛЯ ВЫЧИСЛИТЕЛЬНОН

CHCTEHW

Изобретение относится к вычислительной технике и может быть использовано при проектировании ЭВМ и мультипроцессорных вычислительных систем.

Известны устройства для вычислительной систеьы, содержащие блок синхронизации и группу каналов, каждый иэ которых включает приемный и передающий регистры, регистр адреса, управляющий регистр, буферный регистр, распределитель импульсов, узел синхронизации, блок управления, узел коммутации управляющих сигналов и элемент ИЛИ (1).

Недостаток этих устройств состоит 15 в низкой пропускной способности.

Наиболее близко по технической сущности к предлагаемому устройство связи для вычислительной системы, содержащее блок синхронизации и М блоков сопряжения, каждый иэ которых включает передающий и приемный регистры, распределитель импульсов, управляющий регистр, узел синхронизации, узел коммутации управляющих сигналов, схе- 25 му сравнения, регистр адреса, первый, второй и третий буферные регистры, коммутатор информации, регистр состояния- и элемент ИЛИ, причем выкод передающего регистра К-ro блока сопряже- Зо ния (K=l,é) соединен с информационным входом приемного регистра (К+1)—

ro блока сопряжения, выход передающего регистра М-го блока сопряжения .ссединен с информационным входом приемного регистра первого блока сопряжения, а в .каждом блоке сопряжения выход приемного регистра подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом первого буферного регистра, а выход— с информационным входом передающего регистра, выход которого подключен к первому входу схемы сравнения, первый управляющий вход — с первым выходом блока. синхронизации, а второй управляющий вход — с первым выходом узла коммутации управляющих сигналов, второй выход которого подключен к управляющему входу первого буферного регистра, первый и второй входы— соответственно к выходам распределителя импульсов и узла синхронизации, а.первый и второй входы-выходы — соответственно.к выходам-входам схемы сравнения и управляющего регистра,выход регистра адреса соединен с вторим входом схемы сравнения н керн ам информационным входом первого (i): J. р нго регистра, вход распрелелнтс пя ии962907 что в устройство, содержащее генератор тактовых импульсов и М каналов .обмена, каждый иэ которых включает первый и второй приемные регистры, первый и второй передающие регистры, буферный регистр, узел коммутации управляющих каналов, узел сравнения, регистр состояния и регистр адреса, выход которого связан с первыми информационными входами буферного регистра и узла сравнения, вторым информационным входом соединенного с

55 бО

65 пульсов подключен к управляющим входам приемного регистра и второму выходу блока синхронизации, группы информационных и управляющих входов коммутатора информации являются соответственно группами информационных и управляющих входон устройства, а первый и второй управляющие выходы коммутатора информации соединены соответственно с первым управляющим входом узла синхронизации и входом 10 регистра состояния, вход-выход которого подключен к третьему выходунходу узла коммутации управляющих сигналов, четвертый вход-ныход которого соединен с выходом-входом комму- 15 татора информации, первым и вторым информационными выходами подключенного соответственно к выходу из первой группы информационных выходов устройства и второму информационному входу первого буферного регистра, третий выход узла коммутации управляющих сигналов является выходом из второй группы управляющих выходов устройства, четвертый и пятый выход подключены соответственно к управляющим входам второго и третьего буферных регистров, информационные входы которых соединены с выходом передающего регистра, а выходы — соответственно с вторым входом элемента ИЛИ и с выходом иэ второй группы информационных выходов устройства, второй уп-. равляющий вход узла синхронизации соединен с входом управляющего регистра и первым управляющим входом передающего регистра, а третий управляющий вход — с шестым выходом узла коммутации управляющих сигналов (21.

Недостаток этого устройства заключается н низкой пропускной способнос- 40 ти, поскольку из-эа отсутствия возможности сообщениям проходить беэ анализа свободные блоки сопряжения, обмен между модулями, подключенными устройству осуществляется эа цикл 45 работы устройства (произнедение числа каналов обмена на время такта устройства). Кроме того, устройство не позволяет автоматически отключать неисправные или резервные модули, 50

Цель изобретения — повышение пропускной способности и расширение функциональных возможностей устройства.

Поставленная цель достигается тем, информационными входами первого приемного регистра и второго приемного регистра, информационный выход которого связан с информационным входом второго передающего регистра, управляющим входом соединенного с выходом генератора тактовых импульсов, первыми управляющими входами регистра состояния, первого приемного регистра и буферного регистра, управляющими входами второго приемного регистра и первого передающего регистра, информационный вход которого подключен к выходу буферного регистра, вторым управляющим входом связанного с первым выходом узла копюпутации управляющих сигналов, второй выход которого соединен с вторым управляющим входом регистра состояния, выхоцом подключенного к первому входу узла коммутации управляющих сигналов, второй вход которого связан с первым выходом узла сравнения, вторым выходом соединенного с третьим вхсдом узла коммутатции управляющих сигналон, третий выход которого подключен ко второму управляющему входу первого приемного регистра, первый и третий выходы, четвертый и шестой нходы узла коммутации управляющих сигналов, выход первого приемного регистра и второй информационный вход буферного регистра К-ro канала обмена (K=1,Ì) являются соответствующими управляю щими выходами и входами и информационными выходом и входом К-ой группы входов и выходов устройства, в каждый канал обмена введены три коммутатора и узел запрета записи, причем первый, второй и третий входы узла запрета записи соединены соответственно с .седьмым, третьим и четвертым входами узла коммутации управляющих сигналов, четвертым выходом соединенного с четвертым входом узла запрета записи, пятый вход которого подключен к выходу регистра состояния и управляющему входу первого коммутатора, информационный вход которого соединен с выходом второго передающего регистра, информационный вход второго коммутатора соединен с информационным входом второго приемного регистра, управляющий вход с пятым выходом узла коммутации управляющих сигналов, шестым выходом соединенного с управляющим входом третьего коммутатора, информационный вход которого подключен к выходу первого передающего регистра, выход узла запрета записи К-ro канала обмена связан с первым входом узла запрета записи.(К-й)-ro канала обмена, выход узла запрета записи первого канала обмена связан с первым входом узла запрета записи М-го ка.— нала обмена, выходы перного, второго и третьего коммутаторов К-го канала обмена соединены с информационным

962907

20 триггера, третьего триггера и второмму- го триггера в состояния Свободен и Занят . Из узла 12.К сравнения

25 в узел 9.К коммутации управляющих сигналов поступают сигналы Чужой и Свой . С модуля 15 .К вычислительной системы в узел 9.К коммутации управляющих сигналов поступают сиг30 налы Принято и Запрос на передачу, и Отключение ° Из узла б. (K+1) запрета записи в Узел 9.К коммутации управляющих сигналов поступает сигнал Запрет записи . Из уз35 ла 9.К коммутации управляющих сигналов в узел 6.К запрета записи посту-. пает сигнал Запрет, по которому в узле 6.К запрета записи формируется сигнал Запрет записи, в коммутатор 1..К поступает сигнал, по которому информация со входа коммутатора

1.К поступает на выход. В первый приемный регистр 10.К поступает сигнал приема информации, а в модуль 15 К вычислительной системы — сигнал При 5 нять . В буферный регистр 7 .К поступает сигнал приема информации, а в

6S входом второго приемного регистра (К-1)-го канала обмена, выходы первого, второго и третьего коммутаторов первого канала обмена соединены с информационным входом второго приемного регистра М-го канала обмена.

Причем узел запрета записи содержит три элемента И и элемент ИЛИ, выходом соединенный с выходом узла, первым, вторым и третьим входами соответственно с выходами первого, второго и третьего элементов И, первые входы которых соединены с четвертым входом узла, вторые входы соответственно с первым, пятым и третьим входами узла, третьи входы второго и третьего элементов И подключены к второму входу узла.

На фиг. 1 показана блок-схема устройства; на фиг. 2 — функциональные схемы узла коммутации управляющих сиг налов и узла запрета записи.

В состав устройства (фиг. 1) входят И каналов обмена, включающие ко таторы 1-3, регистры 4 состояния, пер вые передающие регистры 5, узлы 6 запрета з аписи, буферные регис тры 7, в торые передающие регистры 8,узлы 9 коммутации управляющих сигналов, первые приемные регистры 10, вторые приемные регистры 11, узлы 12 сравнения и регистры 13 адреса, генератор 14 тактовых импульсов. Информационные вход и выход, управляющие входы и выходы каждого канала обмена соединены соответственно с информационным выходом и входом, управляющими выходами и зходами соответствующего модуля 15 вычислительной системы (эти же позиции встречаются в описании с индексоМ К для К-го канала обмена, где

К=1,М).

Первые, вторые и третьи коммутаторы 1-3 содержат буферные элемейты . (ИС 155ЛП8) с выходами на три состояния. Регистры 4 состояния содержат элементы занесения, сброса и выдачи информации и три триггера типа т4 (основной-вспомогательный), указывающие состояние (Занят/Свободен.) соответственно вторых передающих регистров 8, первых передающих регистров 5 и первых приемных регистров 10.

Узлы б запрета записи предназначены для формирования сигнала (Запрет записи, запрещающего запись принятого сообщения К-м каналом обмена в приемные регистры (К-1)-го канала обмена. Сигнал Запрет записи формируется узлами б запрета записи также при наличии сигнала Запрет записи на входах узлов б запрета записи.

В состав узла б запрета записи

K-ro канала обмена (фиг. 2) входят, первый элемент И 16, элемент ИЛИ 17, второй элемент И 18, третий элемент

И 19 °

Узлы 9 коммутации управляющих сигналов предназначены для коммутации управляющих сигналов, поступающих на их входы. Узлы 9 коммутации уп5 . равляющих сигналов (фиг. 2) содержат:. первый элемент И 20, элемент ИЛИ 21, второй элемент И 22, третий элемент

И 23, элемент НЕ 24, первый элемент

И-HE 25, первый элемент ИЛИ 26, четвертый элемент И 27, пятый элемент

10 И 28, второй элемент ИЛИ 29, второй элемент И-НБ 30, шестой элемент И 31,третий элемент И-НЕ ° 32.

Из регистра 4.К состояния в узел

:.9.К коммутации управляющих сигналов

15 поступают (фиг. 2) сигналы состояния Свободен третьего триггера, Свободен и Занят второго триггера, Свободен и Занят первогэ триггера.

Из узла 9. К коммутации управляющих сигналов в регистр 4.К состояния поступают сигналы установки первого модуль 15.К вычислительной систеьысигнал Запрос удовлетворен ..В коммутатор З.К из узла 9.К коммутации управляющих сигналов поступает сигнал, по которому информация со входа поступает на выход коммутатора

ЗеКе

Узлы 12 сравнения содержат элементы сложения по модулю 2, элемент

ИЛИ и элемент НЕ и предназначены для сравнения полей адресов получателей в формате сообщения с адресами модулей 15 вычислительной системы, хранящимися в регистрах 13 адреса.

Регистры 13 адреса предназначены для хранения адресов отправителей (адресов модулей 15 вычислительной системы). Адреса заносятся в регист ры 13 адреса с помощью тумблерного

962907 набора с пульта управления (не показан).

В. качестве модуля 15 вычислительной системы могут использоваться процессоры, блоки памяти и т.п.

Формат сообщения, передаваемого между каналами обмена, содержит следующие поля: адрес получателя; адрес отправителя; данные (адрес ячейки памяти, признак Запрос / Ответ, признак Чтение / Запись, соб- 10 ственно данные). устройство работает следующим образом.

В исходном состоянии все триггеры регистров 4 состояния находятся в 15 состоянии Свободен . По пуску устройства генератор 14 начинает вырабатывать тактовые импульсы, под управлением которых между каналами обмена,начинают циркулировать информационные сообщения. По каждому тактовому импульсу сообщение с выхода (К+1)-ro

20 канала обмена передается в один иэ приемных регистров К-го канала обме на, и состояние триггеров регистра

4.К состояния изменяется. До поступления тактового импульса поле адреса получателя сообщения сравнивается в узле 12.К сравнения с адресом модуля 15.К, хранящимся в регистре 13.К адреса, в результате чего на выходе узла 12.К сравнения появляется один из счгналов СВой, Чужой .

Работу устройства рассмотрим на примере работы К-го канала обмена (K=1,M), так как работа всех каналов обмена аналогична. При этом индекс канала в позициях узлов опущен там, где это не вызывает неоднозначности.

Каждый канал обмена может работать

30 в четырех режимах: ЗАПИСЬ, ЧТЕ-40

НИЕ к ПЕРЕДАЧА, ТРАНЗИТ .

В режиме ЗАПИСЬ производится прием сообщения устройством от модуля 15. Он выполняется в два этапа: первый этап заключается в приеме со- 45 общения от модуля 15 в буферный регистр 7 и передающий регистр 5, второй — в подключении буферного регистра 5 к выходу К-го канала обмена через. коммутатор 3.

При необходимости передать сообщение модуль 15 выставляет его (адрес получателя, данные) на своем информационном выходе и посылает сигнал Запрос на передачу в узел 9.

Если второй триггер регистра 4 состоя50

55 ния находится в состоянии Свободен " и есть сигнал Запрос на передачу" узел 9 вырабатывает сигнал, разреша ющий запись в буферный регистр 7 по переднему фронту тактового сигнала сообщения из модуля 15 и адреса от- правителя из регистра 13 адреса, а по заднему фронту тактового импульса это сообщение переписывается в передающий регистр 5 и сигнал уста- 65 новки второго триггера 4 в состояние Занят . Сигнал, разрешающий запись в буферный регистр 7, посылается также в мопсюль 15 ссобщая последнему что Запрос удовлетворен. По лучив этот сигнал, модуль 15 снимает сигнал Запрос на передачу и сообщение со своего выхода.

Второй этап режима ЗАПИСЬ выпслняется при условии нахождения первого триггера регистра 4 в состоянии Свободен и второго триггера регистра 4 в состоянии Занят . В этом случае узел 9 вырабатывает сигнал, разрешающий прохождение информации через коммутатор 3., и снимает сигнал устанавливающий второй триггер состояния регистра 4 в состояние Занят . По переднему фронту тактового импульса второй триггер регистра 4 переходит в состояние Свободен .

Возможно одновременное выполнение обоих этапов, если первый триггер регистра 4 находится в состоянии Свободен, второй триггер регистра 4 в состоянии Занят, т.е. в передаю,щем регистре 5 находится предыдущее сообщение, и есть сигнал Запрос на передачу . В этом случае узел 9 вырабатывает сигнал, разрешающий запись в буферный регистр 7, сигнал установки второго триггера регистра 4 в состояние Занят и сигнал, разрешающий прохождение сообщения из передающего регистра 5 через коммутатор 3.

В режиме ЧТЕНИЕ производится прием сообщения, предназначенного для модуля 15, в приемный регистр 10.

Если третий триггер регистра 4 находится в состоянии Свободен или от модуля 15 поступит сигнал Принято об окончании обработки предыдущего сообщения и узел 12 выработал сигнал Свой, то узел 9 вырабатывает сигнал, разрешающий запись в приемный регистр 10 сообщения (адрес отправителя, данные), и сигнал установки третьего регистра 4 в состояние Занят . Если третий триггер регистра 4 находится в состоянии "За- . .нят и нет сигнала Принято, узел 9 вырабатывает сигнал, подтверждающий состояние "Занят третьего триггера регистра 4. Если третий триггер регистра 4 находится в состоянии Свободен или есть сигнал Принято, и узел 12 выработал сигнал Чужой, то узел 9 не вырабатывает сигнала установки третьего триггера регистра 4 в состояние Занят .

В режиме ПЕРЕДАЧА осуществляется передача сообщения со входа

К-го канала на его выход с записью сообщения в приемный регистр 11 и передающий регистр 8 по тактовому импульсу. Два регистра необходима для развязки записи предыдущего сообще962907 ния в один иэ регистров следующего канала и записи сообщения со входа

К-го канала.

Узел 9 не вырабатывает сигнал установки первого триггера регистра 4 в состояние Занято в следующих 5 случаях: если на вход узла 9 коммутации управляющих сигналов поступает сигнал Запрет записи ; если узел

12 сравнения выработал сигнал Свой" и третий триггер регистра 4 находится10 в состоянии Свободен, или от модуля 15 поступил сигнал Принято, т.е. выполняется режим ЧТЕНИЕ ; если первый триггер регистра 4 находится в состоянии Свободен, и второй триггер регистра 4 находится в состоянии Свободен, т.е. выполняется режим ТРАНЗИТ .

Во всех остальных случаях узел 9 вырабатывает сигнал установки перВо го триггера регистра 4 в состояние Занят . Если первый триггер регистра 4 состояния находится в состоянии Занят, то это разрешает прохождение информации через коммутатор 2 на выход К-го канала.

В режиме ТРАНЗИТ осуществляется передача сообщения со входа К-го канала на его выход в обход приемного регистра 11 и передающего регистра 8 через кбммутатор 1. Если первый и второй триггеры регистра 4 состояния находятся в состоянии Свободен, то узел 9 вырабатывает сигнал, разрешающий прохождение информации через коммутатор 1.

Если при этом выполняется также режим ЧТЕНИЕ, то узел 6 вырабаты. вает и передает на выход К-го канала сигнал Запрет записи, запреща-. ющий запись принятого К-ым каналом 40 сообщения в приемный регистр следующего канала. Сигнал Запрет записи вырабатывается узлом 6 также при наличии сигнала Запрет записи на входе К-го канала (в режиме ТРАН- 45

ЗИТ ) .

Кроме того, имеется возможность отключения модуля 15 от системы за счет постоянного открытия коммутатора 1. Такое отключение происходит по сигналу от модуля 15 Отключение, по которому первый триггер регистра

4 переходит в состояние 4Свободен., в зависимости от которого коммутатор. . 1 открыт для прохождения сообщений со входа К-го канала обмена на его выход, а коммутаторы 2 и 3 закрыты.

Таким образом устройство позволяет производить статистический обмен сообщениями между модулями вычислительной системы и повысить пропускную способность устройства.

Формула изобретения

1.устройство связи для вычислитель-. ной системы, содержащее генератор тактовых импульсов и М каналов обмена, каждый из которых включает первый и второй приемные регистры, первый и второй передающие регистры, буферный регистр, узел коммутации управляющих сигналов, узел сравнения, регистр состояния и регистр адреса, выход которого связан с первыми информационными входами буферного регистра и узла сравнения, вторым информационным входом соедиченного с информационными входами первого приемного регистра и второго приемного регистра, информационный выход которого связан с информационным входом второго передающего регистра, управляющим входом соединенного с выходом генератора тактовых импульсов, первыми управляющими входами регистра состояния, первого приемного регистра и буферного регистра, управляющими входами второго приемного регистра и первого передающего регистра, информационный вход которого подключен к выходу буферного регистра, вторым управляющим

<входом связанного с первым выходом узла коммутации управляющих сигналов, второй выход которого соединен с вторым управляющим входом регистра состояния, выходом подключенного к первому входу узла коммутации управляющих сигналов, второй вход которого связан с первым выходом узла сравнения, вторым выходом соединенного с третьим входом узла коммутации управляющих сигналов, третий выход которого подключен к второму управляющему входу первого приемного регистра, первый и третий выходы, четвертый, гятый и шестой входы узла коммутации управляющих сигналов, выход пер вого приемного регистра и второй ин" формационный вход буферного регистра

К-го каналà (K= 1 М) обмена являются соответствующими управляющими выходами и входами н информационными выходом и входом К-ой группы входов и выходов устройства, о т л и ч а ющ е е с я тем, что, с целью повышения пропускной способности устройства, в каждый канал обмена введены три коммутатора и узел запрета записи, причем первый, второй и третий входы узла запрета записи соединены соответственно с седьмым, третьим и четвертым входамн узла кож утации управляющих сигналов, четвертым выходом соединенного с четвертым входом узла запрета записи, пятый вход которого подключен к выходу регистра состояния и управляющему входу первого коммутатора, информационный вход которого соединен с выходом второго передающего регистра, информационный вход второго коммутатора соединен с информационным входом второго приемного регистра, управляющий вход с пятым выходом узла коммутации

9629

07 (Риг. f управляющих сигналов, шестым выходом соединенного с управляющим входом третьего коммутатора, информационный вход которого подключен к выходу первого передающего регистра, выход узла запрета записи К-го канала обмена 5 связан с первым входом узла запрета записи (К-1)-го канала обмена, выход узла запрета записи первого канала обмена связан с первым входом узла запрета записи М-го канала обмена, вы- (О ходы первого, второго и третьего коммутаторов К-го канала обмена соединены с информационным входом второго приемного регистра (К-1)-ro канала обмена, выходы первого, второго и третьего коммутаторов первого канала обмена соединены с информационным входом второго приемного регистра

М-го канала обмена.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что узел запрета записи содержит три элемента И и элемент ИЛИ, выходом соединенный с выходом узла, а первым, вторым и третьим входами соответственно с выходами первого, второго и третьего элементов И, первые входы которых соединены с четвертым входом узла, вторые входы соответственно с первым, пятым и третьим входами узла, третьи вхо ды второго и третьего элементов И подключены к второму входу узла.

Источники информации, принятые во внимание.при экспертизе

1. Авторское свидетельство СССР

9 734654, кл . G 06 F 3/04, 1977.

2. Авторское свидетельство СССР по заявке 9 2765316/18-24, кл. G 06 F 3/04, 1979 (прототип).

362907

Зака 7512/67

Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4. Составитель В.Вертлиб

Редактор И. Ковальчук Техред И. Гайду Корректор О. Билак