Цифровой функциональный преобразователь

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<19629?2

Ссноэ Советских

Со44иааистических республик (61)Дополнительное к авт. свид-ву(22) Заявлено 16.03.81 (21) 3259076/18-24 (31) М. Кп.з с присоединением заявки Йо 32 590 7 7/24, 3259078/18-24 (23) Приоритет—

G 06 F 15/31

Государственный «омитет

СССР ио делам изобретений и. отнрытий (33) УДК 681. 325 (088. 8) Опубликовано 300982 Бюллетень М 36

Дата опубликования описания 300982 (54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислительной технике, а именно к цифровым устройствам для воспроизведения функций на основе полигональной аппроксимации, и может быть использовано для имитационного моделирования зависимостей типа "петля гнстерезиса", "люфт", "переходный процесс".

Известно устройство, содержащее блок памяти, двоичный умножитель, делитель длины участка, счетчик участков (1).

Недостатком данного устройства является необходимость большого объема памяти при отработке кривых типа "петля гистерезиса", невозможность вариации нелинейности отдельных участков и точки перегиба характеристики.

Наиболее близким к предлагаемому является устройство, содержащее блок памяти, двоичный умножитепь и счетчик участков (2 ).

Данное устройство реализует воспроизведение функций, однако его недостатком является невозможность вариации нелинейности воспроизводимой функции, значительные схемные ветра. ты при воспроизведении кривых типа."петля гистерезиса" и сложность изменения параметров кривых.

Цель изобретения - расширение класса решаемых задач эа счет воэмож-, (ности изменения нелинейности воспроизводимой функции.

Поставленная цель достигается тем,; что в цифровой функциональный преобразователь, содержащий первый двоичный умножнтель, первый блок памяти, триггер и реверсивный счетчик участков, выход разрядов которого соединен с входом блока памяти, выход которого соединен с управляющим входом первого двоичного умножителя, выход переполнения которого соединен со счетным входом реверсивного счетчика участков, дополнительно введены второй блок памяти, второй и третий двойчные умножители, схема сравнения, ключ и сумматор-вычитатель, управляющий вход которого соединен с выходом старшего разряда реверсивного счетчика участков, управляющий

25,вхац и выход которого соединены соответственно с выходом и входом схе= Ма сравнения, выход которой через триггер, соединен с входом второго блока памяти, первый и второй выходы когорого соединены с управляющими

962972 входами соответственно второго и третьего двоичных умножителей, выходы которых соединены соответственно с первым информационным входом сумматора-вычитателя и выходом преобразователя, второй информационный вход сумматора-вычитателя соединен с выходом ключа, первый и второй информационные входы которого соединены соответственно с входом преобразо-, вателя и выходом первого двоичного 10 умножителя, информационный вход и выход которого соединены соответственно с входом преобразователя и информационным входом второго двоичного умножителя, выход сумматора -вычитателя соединен с информационным входом третьего двоичного умножителя, управляющий вход ключа соединен с входом задания режима преобразователя.

На фиг.1 представлена блок-схема преобразователя; на фиг.2 — диаграмма, поясняющая его работу.

Цифровой функциональный преобразователь содержит двоичный умножитель

1, счетчик 2 участков, блок 3 памяти, схему 4 сравнения, триггер 5, блок 6 памяти, двоичный умножитель 7, сумматор-вычитатель 8, двоичный умножитель

9, ключ 10, управляющий вход 11 сумматора-вычитателя 8, управляющий вход

12 счетчика 2 участков, выход 13 и -ЗО вход 14 преобразователя.

Устройство работает следующим образом.

Исходное состояние сумматора-вычитателя 8 — режим вычитания. При по- 35 даче на вход 10 устройства унитарного кода из него вычитается вспомогательный унитарный код, формируемый двоичным умножителем 1, коэффициенты передачи которого задаются блоком 3 40 памяти. Степень нелинейности функции на первом участке (фиг.2) задается путем масштабирования вспомогательного единичного кода с помощью втоРого двоичного умножителя 7. В тече- 45 ние первой половины первого участка вспомогательный унитарный код вычитается из входного, а в течение второй половины первого участка суммируется.

После отработки последнего отрезка кусочно-линейной аппроксимации на первом участке с выхода схемы 4 срав.— нения поступает сигнал, устанавливающий через вход 12 счетчик 2 .в режим вычитания, а триггер 5 — в единичное состояние, благодаря чему на входах двоичного умножителя 7 устанавливается новое значение коэффициента а„-, обеспечивающего необходимую нелинейHocTb на втором участке (фиг.2).. Поскольку счетчик 2 переведен в режим 60 вычитания, то коэффициенты, с помощью которых формируется вспомогательный единичный,код, выбираются из блока 3 памяти в обратном порядке, благодаря чему обеспечивается гладкость. 65 сопряжения первого и второго участ. ков.

В общем случае величины первого и второго участков. по вертикали могут отличаться, для чего на первом и втором участках на управляющие входы . двоичного умножителя 9 подаются соответствующие значения кодов Ь со вторых выходов блока 6 памяти (фиг.21.

После отработки второго участка с помощью несложной схемы формируются горизонтальный и обратный отрезки петли (обозначено пунктиром). Необходимо отметить, что со второй половины первого участка сумматор 8 импульсов устанавливается в режим сложения и фиксируется в данном сост<.янии до второй половины второго участка, после чего устанавливается в режим вычитания. Использование ключа

10 позволяет подключать к входу сумматора-вычитателя 8 вход 14 устройства или выход двоичного умножителя 1, изменяя тем садним вид воспроизводимой зависимости.

Таким образом, предлагаемое устройство позволяет отрабатывать нелинейности с изменением знака второй производной при ограниченных схемных затратах (из принципа работы устройства следует, что все четыре нелинейных участка петли воспроизводятся с помощью одного блока памяти и двух пар чисел а " и Ь;), варьиру1 емой нелинейностью функцйи, варьируемой точкой изменения знака второй производной, гладкостью сопряжения нелинейных участков и варьируемым положением экстремума .функции, что выгодно отличает его от известного.

Формула изобретения

Цифровой функциональный преобразователь, содержащий первый двоичный умножитель, первый блок памяти, триггер и реверсивный счетчик участков, выход разрядов которого соединен с входом блока памяти, выход которого соединен с управлякщим входом первого двоичного умножителя, выход переполнения которого соединен со счетным входом реверсивного счетчика участков, отличающийся тем, что, с целью расширения класса решаемых задач за счет воэможности изменения нелинейности воспроизводимой функции, в него введены второй блок памяти, второй и третий двоичные умножители, схема сравнения, ключ и сумматор-вычитатель, управляющий вход которого соединен с выходом старшего разряда реверсивного счетчика участков, управляющий вход и выход которого соединены соответственно с выходом и входом схемы сравнения, выход которой через триггер соединен с входом

962972 (Pub.2

Составитель A.Çîðèí

Редактор Т.Портная Техред A.À÷ Корректор Е.Рошко

Заказ 7515/70 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæroðoä, ул.Проектная, 4 второго блока памяти, первый и второй выходы которого соединены с управляющими входами соответственно второго и третьего двоичных умножителей, выходы которых соединены соответственно с первым информационным входом сумматора-вычитателя и выходом преобразователя, второй информационный вход сумматора-вычитателя соедичен с выходом ключа, первый и второй информа1ционные входы которого соединены соответственно с входом преобразователя и выходом первого двоичного умножи теля, информационный вход и выход которого соединены соответственно с входом преобразователя и информационным входом второго двоичного умножителя, управлякяций вход ключа соединен с входом задания режима преобразователя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 451989, кл. С 06 F 15/31, 1973.

2. Брачо Е.Н. Методы и устройства цифрового преобразования информации. М., "Недра", 1976, с.55,рис.22.