Устройство для моделирования нейрона

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТ8У

Союз Советских

Социалистических

Республик

< 963003

=Ф (61) Дополнительное к авт. свил-ыу— (22)З о 09,02. 81 (21) 3249462/18-24 с присоепинением заявки №вЂ” (23) Приоритет—

Опубликовано 30. 09. 82 Бюллетень № 36

Дата опубликования описания 30. 09. 82 (5 I ) M. Кл.

0 06 G 7/60

Государственный комитет по делам изобретений и открытий (53) УДК 681

333 (088 8) (72) Автор изобретения

И.Н. Сытенко (71) заявитель

БИБЛИ0ТБ!. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ НЕЙРОНА

Изобретение относится к устройствам моделирования нервной системы и может быть использовано в системах распознавания образов и управления.

Известно. устройство для моделирования нейрона,.состоящее из блока питания, блока сравнения, формирователя выходных импульсов, формирователя порога, блока управления резисторными элементами, аддитивного сумматора, соединенных с ним блоков моделирования синаптических элемен-. тов, каждый из которых включает управляемый резисторный элемент, соединенный с ним выходом накопитель, входы которого соединены с внешним входом устройства для моделирования нейрона и с блоком управления резисторными элементами (1).

К недостаткам этого устройства относится невозможность моделирования

:вызванных постсинаптических потенциалов. Последние по форме и длительности существенно отличаются от спайков, но в данном устройстве для моделирования нейрона входные сигналы идут через блоки моделиро вания синаптических элементов и аддитивный сумматор в блок сравнения без изменения их длительности и формы.

Наиболее близким к предлагаемому является устройство для моделирования нейрона, содержащее блок питания, элемент сравнения, выход которого подключен к входу блока формирования выходного сигнала и через блок формирования порогового значения к первому входу элемента сравнения и аддитивный сумматор, входы которого соединены с выходами благо ков моделирования синапсов, содержа щие последовательно соединенные буферные каскады, резисторы и элементы задержки. Кроме этого, устройствс

3 9630 содержит группы блоков моделирования синапсов, аддитивные сумматоры, последовательно соединенные через элементы задержки, блок управления реэисторными элементами., а в блоках моделирования синапсов накопители и элементы И 2).

Недостатком известного устройства также является невозможность моделирования вызванных постсинаптичес- 10 ких потенциалов, так как оно также не содержит в себе функциональных элементов, изменяющих форму и длительность входных сигналов. Нелинейное изменение амплитуды входного сигнала в блоке моделирования синапса при совпадении входного сигнала с выходным сигналом аддитивного сумматора посредством логических элементов И накопителей и управляе- 20

htbfx резисторных элементов незначительно преобразует форму входного сигнала по сравнению с изменением формы спайка (потенциала действия) при преобразовании его в вызванный постсинаптический потенциал и происходит случайным образом, поэтому не способно обеспечить моделирование вызванных постсинаптических потенциалов.

Цель изобретения — повышение точ 30 ности моделирования за счет моделирования вызванных постсинаптических потенциалов.

Поставленная цель достигается тем, что в устройство для моделирования нейрона, содержащее элемент сравнения, выход которого подключен к входам формирователя импульсов и блока формирования порогового значения, выход формирователя импульсов подключен к первому входу элемента сравнения, и аддитивный сумматор, входы которого соединены с выходами блоков моделирования синапсов, каждый из которых включает последовательно соединенные согласующий элемент, масшта- 4 бирующий резистор и элемент задержки, введен блок моделирования вызванных постсинаптических потенциалов, вход которого соединен с выходом аддитивного сумматора, выход блока фор- 50 мирования порогового значения подключен к управляющему входу блока моделирования вызванных постсинаптических потенциалов, выход которого соединен с вторым входом элемента срав- у нения, причем блок моделирования вызванных постсинаптических потенциалов содержит масштабируЬщий резистор, 03 4 ограничительный диод, интегрирующий . конденсатор, управляющий транзистор и два токоразрядных резистора, один вывод масштабирующего резистора является входом блока моделирования вызванных постсинаптических потенциалов, другой вывод масштабирующего резистора через ограничительный диод подключен к выходу блока моделирования вызванных постсинаптических потенциалов, одному выводу первого типоразрядного резистора, к электроду управляющего транзистора и к одной обкладке интегрирующего конденсатора, другая обкладка которого соединена с шиной нулевого потенциала и через второй токоразрядный резистор с другим выводом первого токаразрядного резистора и с коллектором управляющего транзистора, база которого подключена к управляющему входу блока.

Включение блока моделирования вызванных постсинаптических потенциалов перед элементом сравнения обеспечивает моделирование систематического преобразования входных сигналов в вызванные постсинаптические потенциалы. Включение в блок моделирования вызванных пастсинаптических потенциалов конденсатора позволяет изменять входные сигналы по форме и длительности аналогично изменениям при переходе от спайков (потенциалов действия) к вызванным постсинаптическим потенциалам в реальном нейроне. Включение в блок моделирования вызванных постсинаптических потенциалов транзистора. позволяет моделировать сбрасывание вызванного постсинаптического потенциала в реальном нейроне при генерировании и спайка.

На фиг. 1 изображена функциональная схема предлагаемого устройства для моделирования нейрона; на фиг. 2принципиальная схема блока моделирования вызванных постсинаптических потенциалов; на фиг. 3 — входные и выходные сигналы блока моделирования вызванных постсинаптических потен° циалов.

Устройство для моделирования нейрона состоит {фиг. 1) из блоков

1 моделирования синапсов, содержащих последовательно соединенные согласующие элементы 2, входы которых служат входами устройства, масштабйрующие резисторы 3 и элементы 4 задержки, аддитивный сумматор 5, блок 6 моде35

5 9630 лирования вызванных постсинаптических потенциалов, элемент 7 сравнения, блок 8 формирования порогового значения, формирователь Я импульсов.

Блок 6 состоит из масштабирующего резистора 10, ограничительного диода

11, интегрирующего конденсатора 12, управляющего транзистора 13, первого и второго токоразрядных резисторов

14 и 15. о

Устройство для моделирования нейрона работает следующим образом.

На входы блоков 1 моделирования синапсов поступают входные сигналы— импульсы напряжения прямоугольной формы, инвертированные (тормозные синапсы) или неинвертированные (возбуждающие синапсы) в согласующих элементах 2 (фиг. 1) проходят через резисторы 3, изменяя амплитуду в 20 соответствии со значениями сопротивлений последних, и через элементы

4 задержки на вход аддитивного сумматора 5, в котором происходит их сложение по амплитуде и знаку, à 25 суммарный сигнал поступает на .вход блока 6. В последнем ток, вызванный входными сигналами, проходит через резистор 10 (фиг. 2), диод 11 и конденсатор 12 на шину нулевого потен- 5в циала, заряжая при этом конденсатор

12, который затем разряжается через резисторы 14 и 15. Напряжение на конденсаторе 12 образует выходной сигнал блока 6, формы входных и выходных импульсов которого показаны на фиг. 3, откуда видно, что превышение амплитуды выходного сигнала, соответ.— ствующего последовательности входных импульсов, над амплитудой выходного сигнала, соответствующего отдельному входному импульсу, пропорционально частоте импульсов во входной последовательности. Посредством подачи сигнала с выхода устройства для мо45 делирования нейрона на базу транзистора 13 (фиг; 2) происходит ускоренный разряд конденсатора 12 через открытый транзистор 13 и резистор

15. Из блока 6 (фиг. 1) сигналы идут на .вход элемента 7 сравнения, в котором происходит сравнение их амплитуды с пороговым значением. При превышении последнего разностный сигнал идет в формирователь g, откуда сигнал идет на выход устройства для моделирования 55 нейрона, а также на управляющий вход

:блока 6, что приводит к ускоренному разряду конденсатора 12 (фиг. 2) и

03 6 обеспечивает моделирование сбрасывания вызванного постсинаптического потенциала в реальном нейроне. при генерировании им спайка. С выхода элемента 7 сравнения сигнал идет также на вход блока 8, который устанавливает пороговое значение на максимальный уровень, а затем постепенно снижает его до минимального уровня, который равен амплитуде выходного сигнала блока 7 при входном сигнале в виде отдельного импульса. Это обеспечивает обрабатывание входного сигнала устройством для моделирования нейрона как частотно-модулированного, что повышает помехоустойчивость передачи информации в нейронной сети, сформированной из предлагаемых устройств для моделирования нейрона.

Увеличение длительности входных импульсов в блоке 6 и изменение их формы снижает требования к точности расположения импульсов во входной последовательности, так как изменение расположения импульса во входной последовательности изменяет амплитуду выходного сигнала блока 6, -следовательно, и частоту выходного сигнала устройства моделирования нейрона, непрерывно и в меньшей мере, чем это происхбдит при подаче на вход элемента 7 сравнения непосредственно прямоугольных импульсов. благодаря введенному блоку повышается точность моделирования и помехоустойчивость передачи информации.

Формула изобретения

1. Устройство для моделирования нейрона, содержащее элемент сравнения, выход которого подключен к входам формирователя импульсов и блока формирования порогового значения, выход формирователя импульсов подключен к первому входу элемента сравнения, и аддитивный сумматор, входы которого соединены с выходами блоков моделирования синапсов, каждый из которых включает последовательно соединенные согласующий элемент, масштабирующий резистор и элемент задержки, о т л и ч а ю щ е е с я тем, что, с целью повышения точности моделирования, в него введен блок моделирования вызванных постсинаптических потенциалов, вход которого со.96 единен с выходом аддитивного сумматора, выход блока формирования поро,гового значения подключен к управляющему входу блока моделирования вызванных постсинаптических потенциалов, выход которого соединен с вторым входом элемента сравнения, блок моделирования вызванных постсинаптических потенциалов содержит масштабирующий резистор, ограничительный диод, интегрирующий конденсатор, управляющий транзистор и два токоразрядных резистора, один вывод масштабирующего резистора является входом блока моделирования вызванных постсинаптических потенциалов, другой вывод масштабирующего резистора через ограничительный диод подключен к выходу блока моделирования вызванных пост3003 8 синаптических потенциалов, одному вьводу первого токораэрядного резистора, к электроду управляющего транзистора и к одной обкладке интегри рующего конденсатора, другая обкладка которого соединена с шиной нулевого потенциала и через второй токоразрядный резистор с другим выводом первого тока разрядного резистора и

1Е с коллектором управляющего транзистора, база которого подключена к управляющему входу блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 512478, кл. G 06 G 7/60, 1974.

2, Авторское свидетельство СССР по заявке Ф 2889909/18-24, кл. G 06 С 7/60, 1980.

963003 бЯ

Составитель А. Яицков

Редактор Н. Ковалева Техред g pe ðгель Корректор Н. Буряк

Заказ 7517/72 Тираж 731 Подписное

ВНИИПИ Государственного комитета CKCP по делам изобретений и открытий

113035, Москва, Ж-35, Раушская на ., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4