Генератор циклов

 

Союз Советски к

Социал истичесиик

Республик

ОП ИСАНИЕ 9646!6

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I ) Дополнительное к авт. свил-ву (22) Заявлено 18.03.81 (21) 3262006/18-24 (5 ) М. Кл, с присоединением заявки №вЂ”

G 06 F 1/02

3Ъеудвротааииый комитет

СССР ао долам изобретений и открытий (23) Приоритет

Опубликовано 07. 10.82. Бюллетень № 37

Дата опубликования описания 07.10.82 (53 ) УД К 681. 3 (088.8) (72) Автор изобретения

В. Л. Баранов (71) Заявитель

Ордена Ленина институт кибернетики AH Украинской.CCP,;"- . (54) ГЕНЕРАТОР ЦИКЛОВ

Изобретение относится к автоматике и вычиспитепьной технике и предназначе но дпя генерирования импульсных сигнапов с заданными периодами спедования.

Известен генератор цикпов, содержаший динамический регистр, соединенный с сумматором, кварцевый генератор, соединенный с бпоком синхронизации, бпок ввода начапьных усповий и триггер, подкпюченный через элемент И и сумматор к динамическому регистру (1 j.

Недостатком этого генератора циклов явпяется сложность его перестройки. не заданный период следования, что явпяеч ся спедствием двоичной обработки сумматором содержимого регистра.

Наибопее близким к данному изобретению техническим решением явпяется генератор цикпов, содержащий генератор эталонной частоты, блок синхронизации, блок перестройки, сумматор, регистр сдвига, четыре эпемента И, два эпемента

ИЛИ, два эпемента задержки и триггер (2).

Недостатком известного генератора циклов явпяется относительная сложность перестройки, что снижает его эксппуатационные характеристики;

1(епью изобретения явпяется упучшение эксплуатационных характеристик генератора цикпов.

Указанная цепь достигается тем, что в генератор цикпов, содержаший генератор этапонной частоты, блок синхронизации, состояший из и -разрядного распредепитепя импупьсов (n =4 tn- чиспо разрядов в двоично-десятичном коде дпитепьности цикпа, пт -число тетрад), и m -входового элемента ИЛИ, бпок перестройки, состоящий иэ коммутатора и и -входового эпемента ИЛИ, (и -2)-разрядный регистр сдвига, четыре элемента И, два эпемента ИЛИ, два эпемента задержки и первый триггер, причем выход генератора этапонной частоты подключен к перекпючаюшему. входу распредепитепя импупьсов, к входу синхронизации (n -2)-разрядного регистра сдвига и ко входам синхронизя3 96461 пии первого и второго зпементов задерж» ки, выход первого разряда распредепитепя имлупьсов подкпючен к первому входу первого элемента ИЛИ, выход и -ro разряда распредепитепя импупьсов подкпючен к нулевому входу первого триггера и к первому входу первого эпемента И, выход которого, явпяюшийся выходом генератора цикпов, подкпючен к единичному входу первого, триггера, выходы разрядов с

10 номерами 4 > (1 = 1-; tTl) распредепитепя импупьсов подкпючены ко входам mвходового элемента ИЛИ, выходы разрядов с первого по и -й распредепитепь нмпупьсов подключены к входам коммута; тора, выходы которого через и -входовой элемент ИЛИ подключен к первому входу второго элемента И, второй вход которого подкпючен к выходу первого триггера, 15 подкпючен к первому входу четвертого

25 эпемента И, выход поспеднего подключен к входу (n-2)-разрядного регистра сдви« га, а выход (и-2 )-разрядного регистра сдвига подкпючен к второму входу второго эпемента ИЛИ, содержит вычитатепь, 30 второй триггер, третий элемент задержки, и элемент И-НЕ, причем выход первого элемента ИЛИ вЂ” подкпючен к входу вычитаемого, а выход второго. эпемента ИЛИ ко входу уменьшаемого вычитатепя, выход займа в старшие разряды вычитателя через третий эпемент задержки подключен к второму входу первого эпемента

ИЛИ, выход разности вычитатепя подкпючен к входу первого эпемента задержки, к первому входу эпемента И-HE и единичному входу второго триггера, нупевой вход которого подкпючен к выходу первого разряйа распредепитепя импульсов, а. инверсный выход второго триггера - к второму входу первого элемента И, выход rn -входового элемента ИЛИ подкпючен к второму входу эпемента И-НЕ, выход . которого подкпючен к вторым входам третьего и четвертого эпементов И, выход генератора этапонной частоты под ключен к входу синхронизации третьего элемента задер>кки.

На чертеже представпена функционапьная схема генератора циклов.

Устройство содержит генератор 1 этапонной частоты, бпок 2 синхронизации, блок 3 перестройки, (и -2)-разрядный регистр сдвига 4, вычитатепь 5, тригге35

55 а выход второго элемента И вЂ” к первому щ0 входу второго элемента ИЛИ, выход первого эпемента задержки подкпючен к первому входу третьего элемента И, выход которого через второй элемент задержки

6 4 ры 6 и 7 эпементы И 8-11 ИЛИ 12 и 13, эпементы задержки 14-16, эпемент И-НЕ 17, распредепитепь 18 импупьсов, m -входовой эпемент ИЛИ 19, коммутатор 20, и -входовой элемент

ИЛИ 21.

Генератор цикпов работает спедуюшим образом.

Генератор 1 этапонной частоты вырабатывает импупьсные сигнапы с частотой

%,êîòîðûå поступают на вход распределитепя 18 импульсов блока 2 синхронизации. На и выходах распределителя 18 импульсов формируются и поспедоватепьностей импупьсов, сдвинутые друг относитепьно друга на один период эталонной частоты

Регистр 4 сдвига содержит (n-2) двоичных разрядов, Эпементы 14 и 15. задержки на один период эталонной частоты дополняют регистр 4 сдвига до и двоичных разрядов, где и = 4 m, копичест во тетрад полного, n - разрядного регистра.

На выходе элемента ИЛИ 19 из выходных пос педоватепьностей распредепитепя 18 нмпупьсов формируется поспедоватепьность импупьсов частоты f 4, которая синхронизирует каждый четвертый разряд тетрад попного и -разрядного регистра„

Каждый выход с первого по и -й рас»пределитепя 18 импупьсов бпока 2 син- . хронизации синхронизирует считывание с выхода регистра 4 сдвига соответствующего разряда двоично-десятичного кода.

Коммутатор 20 бпока 3 перестройки состоит, например, из v перекпючатепей, каждый из которых имеет десять положений от 0 до 9 и содержит четыре выхода, либо из 4 rn управляемых кпючей, На n = 4 ти выходах коммутатора 20 формируется двоично-десятичный код 8-42-1, который элементом ИЛИ 21 преобразуется в последовательный 4щ -разрядный двоично-десятичный код заданного периода следования выходных сигнанов генератора циклов.

В исходном состоянии триггеры 6 и 7, выполняющие функцию 9 -триггеров, обнулены, что обеспечивается подачей импульсов с соответствующих выходов распределителя 18 импульсов блока 2 синхронизации. Во, время формирования импульса на поспеднем и -м выходе распределителя 18 импульсов элемент И 8 открывается и триггер 6 устанавпивается в единичное состояние. В это время выходной импупьс эпемента И 8 проходит на

5 9646 выходную шину генератора цикпов. Сигнап с прямого BblxoAa триггера 6 открывает эпемент И 9, через который проходит, начиная с мпадших разрядов, последовательный двоично-десятичный код 8-4-2-1 бпока 3 перестройки. Во время поступления через эпемент ИЛИ 13 мпадшего разряда двоично-десятичного кода перестройки на второй вход двоичного вычитате-. ля 5, на его первый вход через элемент

ИЛИ 12 поступает синхронизирующий импупьс с первого выхода распредепитепя

18 импупьсов. Двоичный одноразрядный вычитатепь 5 выполняет поспедоватепьно во времени вычитание из двоично-деся тичного кода перестройки одного импупьса младшего разряда с первого выхода распредепителя 18 импупьсов, На первом вы- ходе двоичного вычитатепя 5 формируются сигналы двоично-десятичного кода раз-N ности, а на втором выходе — сигналы займа в старшие разряды, которые через элемент задержки 16 на период эталонной частоты и элемент ИЛИ 12 поступают на первый вход двоичного вычита-И тепя 5.

Если в младшей тетраде двоично-десятичного кода перестройки содержится хоть одна единица, то двоичное вычитание дает правильный резупьтат, который щ с первого выхода двоичного вычитателя

5 через эпементы 14 и 15 задержки на один период эталонной частоты и эпементы И 10 и 11 записывается в регистр

4 сдвига, 55

Еспи в младшей тетраде двоично-десятичного кода перестройки содержатся нули 0000, то двоичное вычитание дает код разности 1111 и сигнап займа во вторую тетраду, В этом спучае, во время действия на первом выходе двоичного вычитатепя 5 единичного сигнапа четвертого разряда на выходе эпемента ИЛИ 19 бпока 2 синхронизации действует импупьсный сигнал, который сформирует на выхо- 5 де эпемента И-НЕ 17 нупевой сигнап, закрываюший эпементы И 10 и 11 во время передачи сигнала второго разряда младшей тетрады с выхода эпемента 14 задержки на вход регистра 4 сдвига и сигнала третьего разряда младшей тетрады с выхода элемента 15 задержки на вход элемента 14 задержки соответственно. В результате в регистр 4 сдвига в младшей тетраде запишется код 1001

55 (девять), а сигнап займа со второго выхода двоичного вычитатепя 5 поступит на его второй вход через элемент 16 задержки и элемент ИЛИ 12.

16 6

Вычисления во второй тетраде осушествпяются анапогично вычиспениям в младшей тетраде.

Таким образом, за один цикл циркуляции кода перестройки в полном копьцевом регистре, образованном последоватепьным соединением выхода регистра 4 сдвига с его входом через элемент ИЛИ 13, двоичный вычитатель 5, элементы 14 .и

15 задержки, эпементы И 10 и 11, начальный двоично-десятичный код заданию го периода спедования выходных импульсов генератора циклов уменьшится на единицу.

L1o тех пор, пока в результате вычисления на первом выходе двоичного вычитателя 5 формируется хотя бы один единичный .сигнал в пюбом разряде пюбой тетрады, триггер 7 блокирует элемент И

8 сигналом с инверсного выхода, так как единичный сигнал первого выхода двоичного вычитателя 5 устанавпивает триггер

7 в единичное состояние. к моменту действия на поспеднем выходе распредепителя 18 импульса синхронизации, поступаюшего на первый вход эпемента И 8. B результате блокировки элемента И 8 на выходной шине генератора цикпов импупьсы отсутствуют,а триггер 6 устанавпивается в нуневое состояние импупьсом последнего выхода распредепитепя 18.

Спустя время т = „/е, где T3 - заданный период спедования выходных сигнапов генератора циклов; хр - десятичное чиспо, задаваемое коммутатором 20 блока перестройки; — этапонная частота генератора 1, двоично-десятичный код перестройки обнулится, на первом выходе двоичного вычитателя 5 в течение времени n/Å будет отсутствовать единичный сигнап и триггер 7, который устанавливается в нулевое состояние сигналом первого выхода распределителя 18, останется в нулевом состоянии к моменту формирования импупьсного сигнала на последнем и -м выходе распределителя 18 импупьсов. В этом случае срабатывает элемент И 8, на выход которого проходит импупьсный сигнап поспеднего выхода распредепителя 18 импульсов.

Выходной сигнал элемента И 8 проходит на выходную шину генератора циклов и вновь устанавливает триггер 6 в единичное состояние, цикл работы устройства повторяется анапогичным о6разом.

9646

Технико-экономические преимушества заявпяемого генератора цикпов заключаются в упрощении перестройки устройства на заданный период спедования выходных сигна нов. S

В известном генераторе циклов процесс перестройки заключается в вычиспении десятичного кода перестройки

К =10 -Тъ К/4щ1

16 где Т вЂ” заданный период; — эталонная частоте;

rn - копичество десятичных разрядов кода перестройки, Вычисление десятичного кода перестрой-1$ ки требует дополнитепьного арифметического блока.

В предпагаемом генераторе циклов десятичный код перестройки соответствует заданному периоду спедования выходных рй сигналов генератора цикпов, что позволяет непосредственно осуществлять процесс перестройки,,действительно, Т = М14тП /R где Х - эталонная частота;

Т вЂ” заданный период;

К„- десятичный код перестройки;

rn — количество десятичных разрядов кода перестройки. М

Еспи выбрать эталонную частоту из условия

Е=4nI10 Гц, Р где Р— целое чиспо, то попучим прямое соответствие между десятичным кодом перестройки и заданным периодом .т =к ор

1 где p — опредепяет вес единицы десятичного кода перестройки.

Максимальный заданный период $ и, =

= 10, так как К„,с = 10

Щ-Р tll

Н а п р и м е р, при р= 5 и In = 10 десятираэрядный десятичный код перестройки, старшие пять разрядов которого задают период снедования выходных сигнапов генератора цикпов в диапазоне

10 с,Т Ъ 1, а мпадшне пять разря5 дев десятичного кода перестройки задаSO ют период спедования в диапазоне 1c. ), ) Т o,10 с

Таким образом, с помощью коммутатора 20 тока 3 перестройки непосредственно задается период cJIeAOBBHHH Bbl

$$ ходных сигналов генератора цикпов в диапазоне 10Г Р), Т >, 10с, что дает дпя рассматриваемого примера диапазон 10 c., 5

w T >, lQ 5с °

16 8

Формула изобретения

Генератор циклов, содержащий генератор этапонной частож, блок синхронизации, состоящий иэ и -разрядного распределителя импупьсов (n =4m - чиспо разрядов в двоично-десятичном коде длительности цикла, щ -число тетрад), и гп--входового элемента ИЛИ, бпок перестройки, состоящий из коммутатора и пвходового элементе ИЛИ, (г -2)-разрядный регистр сдвига, четыре элемента И, два эпемента ИЛИ, два эпемента задержки и первый триггер, причем выход генератора эталонной частоты подключен к переключающему входу распределителя импупьсов, к входу синхронизации (n -2) разрядного регистра сдвига и к входам синхронизации первого и второго элементов задержки, выход первого разряда. распределителя импульсов- подкпючен к первому входу первого элемента ИЛИ, выход и -ro разряда распредепитепя импупьсов подключен к нулевому входу первого триггера и к первому входу первого элемента И, выход которого, являющийся выходом генератора циклов, подкпючен к единичному входу первого триггера, выходы разрядов с номерами 4 i (i =1-: m) распределитепя импульсов подкпючены к входам m - входового элемента ИЛИ, выходы . разрядов с первого по 11 -й распредепи=, тень импульсов подкпючейы к входам коммутаторе, выходы которого через н-входовой элемент ИЛИ подключены к первому входу второго элемента И, второй вход которого подкпючен к выходу первого триггера, а выход второго элемента

И вЂ” к первому входу второго элемента

ИЛИ, выход первого элемента задержки подкпючен к первому входу третьего эпемента И> выход которого через второй элемент задержки подключен к первому входу четвертого эпемента И, выход последнего подключен к входу (n -2)-разрядного регистра сдвига, а выход (n -2)разрядного регистра сдвига — к второму входу второго элемента ИЛИ, о т и ич а ю ш и и с я тем, что, с цепью упучшения эксплуатационных характеристик генератора циклов, он содержит вычитатель, второй триггер, третий элемент задержки и элемент И-НЕ, причем выход первого эпемента ИЛИ подключен к входу вычитаемого, а выход второго элемента ИЛИ - к входу уменьшаемого вычитатепя, выход займа в старшие разряды вычитателя через третий элемент задержки подключен к второму входу первого эпе9, 964616 10 мента ИЛИ, выход разности вычитатепя И, выход генератора эталонной частоты. подключен к входу первого элемента за- подключен к входу синхронизации третьдержки, к первому входу элемента И-HE его элемента задержки. и единичному входу второго триггера, нулевой вход которого подключен к.выхо- З Источники информации, ду первого разряда распределителя им- принятые во внимание при экспертизе пульсов, а инверсный выход второго триг- 1. Авторское свидетельство .СССР гера — к второму sxoay первого элемен- Хю 291198, кл. С 06 F 7/00, та И, выход rn -входового элемента ИЛИ 03.03.69. подключен к второму входу элемента И- 2. Авторское свидетельство СССР

НЕ, выход которого подключен к вторым N. 744531, кл. 5 06 F 1/02, входам третьего и четвертого элементов 03.04.78 (прототип).

Составитель В, Байков

Редактор Г. Ус Техред И,Гайду Корректор С. Шекмар

Заказ 7630/28 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д..4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4