Устройство для испытания дискретных интеграторов

 

Союз Советских

Социалистических

Республик

К . АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву и 822302 (51) М. Кл. (22)Заявлено 23.03.81 (21) 3263316/ l8-1О с присоединением заявки М

Н 01, G 9/22

Ркударотвениый комитет

СССР па делам изобретений и открытий (23) Приоритет

Опубликовано 15.10.82. Бюллетень М 38

Дата опубликования описания 18. 10.82 (53) УДК 621. . 316 (088. 8) (72) Авторы изобретения

Л.Ю. Шепелевский и А.С. Ярыгин

1З

Севастопольское отделение Всесоюзного нау ноисследовательского, проектно-конструкторс ого и технологического института .источников тома(7I ) Заявитель (54) УСТРОЙСТВО ДЛЯ ИСПЫТАНИЯ ДИСКРЕТНЫХ

ИНТЕГРАТОРОВ

Изобретение относится к системам автоматического контроля и может быть использовано при исследованиях и испытаниях интеграторов дискретного действия .

По основному авт. св. If 822302 известно устройство для испытания дискретных интеграторов, обеспечивающее проверку погрешности зарядноразрядного цикла при многократном циклировании, содержащее генератор меток, соединенный со схемой управления; генератор тока разряда, который через логический ключ соединен с выходом схемы управления, а второй вы-. ход этого логического ключа подключен к последовательно соединенным счетчику времени разряда, дешифратору и индикаторному устройству; генератор тока заряда, который через вто2 рой логический ключ также соединен со схемой управления, а второй выход этого ключа подключен к последовательно, соединенным счетчику вре2 мени заряда, дешифратору и индикаторному устройству, при этом дешифратор этой цепи и задатчик времени заряда через схему совпадения подключены к схеме управления. Генераторы тока заряда и разряда соединены также с

1исследуемым интегратором, который через параллельно включенные устройство сравнения и схему защиту подключен к схеме управления. Кроме того, имеется цепочка последовательно соединенных между собой и подключенных к схеме управления через логический ключ счетчика циклов, дешифратора и индикаторного устройства (1).

Недостатком известного устройства является дополнительная погрешность, возникающая при разряде интеграторов малым током, мейее l0 мкА и обуспов" ленная тем,что при малых токах разряда найряжение "отсечки" (падение напряжения на электродах интегратора Йосле выработки рабочего вещества) нарастает медленно вследствие протекания на

3 96676 электродах неуправляемых электрохимических процессов не связанных с переносом основного рабочего вещества. При этом для различных интеграто,ров наблюдается значительный разброс по времени протекания этих процессов.

Цель изобретения - повышение точности определения погрешности зарядно-разрядного цикла. со

Указанная цель достигается тем, что в устройство для.испытания дискретных интеграторов введены вторая схема сравнения, вход которой соединен с дискретным интегратором, а вы- 1З ход - с однпм из входов схемы управления, и второи генератор тока разряда, выход которого соединен диск- ретным интегратором, а вход - через

;логический ключ с одним из выходов схемы управления.На чертеже представлена структурная схема устройства. аУстройствь содержит генератор меток времени 1, счетчик времени заряда 2, счетчик времени разряда 3, генератор тока заряда 4, схему управления 5, первый генератор тока разряда 6, второй .генератор тока разряда 7, схему совпадений 8, логические ключи 9-11, задатчик времени заряда

12, дискретный интегратор,13, дешифраторы 14-16, индикаторные устройства 17-19, первое устройство сравнения 20, схему защиты 21, счетчик циклов 22 и второе устройство сравнения 23 .

Устройство работает следующим образом.

При необходимости занесения в интегратор определенного количества

4О электричества при известной величине тока заряда оператор задает необходимое время заряда задатчиком в1 емени заряда 12. При этом соответствующий выход дешифратора 16 счетчика времени заряда 2 подключается к схеме совпадения 8.

Время заряда начинается при подаче оператором команды "Пуск" в схему управления 5. При этой команде схема управления 5 подключает дискретный О интегратор 13 к генератору тока заряда 4 через логический ключ 11. Одно- временно со схемой управления 5 и логическим Ключом 11 разрешается,лрохождение импульсов с генератора меток времени 1 на счетчик времени заряда

2, дешифратор:16 и индикатор 19. По ,мере заполнения счетчика на индика4 4 торном табло индицируется время за-. ряда дискретного интегратора. По окончании заданного времени положительный уровень с дешифратора 16 поступает на схему совпадения 8, которая через схему управления 5 и логический ключ 11 отключает дискретный интегратор 13 от генератора тока за ряда 4, а счетчик времени заряда 2 от генератора меток времени 1. Конечное значение времени заряда фиксируется на индикаторном табло 19.

При необходимости снятия с интегратора занесенного количества электричества при малом токе разряда оператор задает его величину первым ге- . нератором тока разряда 6. Первое уст-. ройство сравнения 20 настраивается на порог, превышающий падение напряжения на интеграторе в процессе разряда с учетом температурных вариаций, т.е. порог, соответствующий началу увеличения напряжения на интеграторе в процессе разряда.

Второе устройство сравнения 23 соответственно настраивается на максимально допустимое напряжение отсечки. Второй генератор тока разряда 7 настроен на величину максимально допустимого тока для данного типа интегратора. Время разряда начинается при подаче команды "Пуск" в схему управления 5. При этой команде схема управления 5 подключает дискретный интегратор 13 к первому генератору тока и первому и второму устройствам сравнения 20 и 23, Одновременно схемой управленйя 5 и логическим ключом 9 разрешается прохождение импульсов с генератора меток времени 1 на счетчик времени разряда 3, дешифратор 14 и индикатор 17. По мере заполнения счетчика 3 на индикаторном табло 17 индицируется время разряда дискретного интегратора 13, По окончании разряда на интегратор 13 начинает расти напряжение, которое фиксирует первое устройство сравнения и подает сигнал в схему управления 5, которая через логический ключ 9 отключает первый генератор тока разряда 6 от интегратора 13 и подключает к нему второй генератор тока разряда 7. При этом скорость нарастания напряжения на интеграторе 13 резко возрастает, и по достижению максимально допустимого напряжения отсечки срабатывает второе уст966764, 6 интегратора", "Циклирование" и позволяет проводить исследования и испытания электрохимических дискретных интеграторов на надежность при малых

5 токах разряда с повышенной точностью. формула изобретения

Источники информации, принятые во внимание при экспертизе

2З 1. Авторское свидетельство СССР

iN 822302, кл. Н 01 G 9/22, 16.04.79.

5 ройство сравнения 23, посылая сигнал в схему управления 5, которая отклю1 чает через.логический ключ 9 дискрет ный интегратор 13 от второго генератора тока разряда 7, а счетчик времени разряда 3 от генератора меток времени 1. Конечное значение времени разряда фиксируется на индикаторном табло 17.

Ilo окончании каждого зарядно-раз- В рядного цикла схема управления 5 вырабатывает импульс, который через логический ключ 10 поступает на счетчик циклов 22, дешифратор I5 и индйкатор 18. 15

8 случае выхода из строя исследуемого интегратора 13 схема защиты 21 через схему управления 5 и логические ключи 9 и 11 отключает генераторы тока заряда 4 и разряда 6 или 7 и ос- 20 танавливает счетчики заряда 2 и разряда 3. При этом индикаторное устройство 18 фиксирует количество наработанных циклов.

Устройство работает в трех режимах: "Заряд интегратора", "Разряд

Устройство для испытания дискретных интеграторов по авт. св. N 822302, о т л и ч а ю щ е е с я тем, что, с целью повышения, точности определе-. ния погрешности зарядно-разрядного цикла, в него введены вторая схема сравнения, вход которой соединен с дискретным интегратором, а выходс одним из входов схемы управления, и второй генератор тока разряда, выход которого соединен с дискретным интегратором, а вход - через логический ключ с одним иэ выходов. схемы управления.