Дискретный адаптивный дельта-модулятор

 

(72) Автор изобретения

С. Д. Лютов (71) заявитель (54) ДИСКРЕТНЫЙ АДАПТИВНЫЙ ДЕЛЬТА-МОДУЛЯТОР

Изобретение относится к цифровой технике и может быть использовано при проектировании устройств передачи информации.

Известно устройство, содержащее

5 последовательно соединенные генератор импульсов, триггер, к другому входу которого подключен блок вычитания, счетчик, блок адаптации $1).

Недостатком этого устройства является его низкая точность.

Известно устройство, содержащ е первый элемент НЕ, первый и второй ключи, генератор импульсов, выход которого соединен с входом делителя частоты и с первым входом дешифратора, информационные входы которого соединены с информационными входами блока управления и с выходами реверго си вно го счет чи ка, входы которо го соединены с выходами блока управления, первый и второй входи которого соединены с выходами первого триггера, а третий вход соединен с первым выхо" дом делителя частоты и с первым входом первого триггера, второй вход которого подключен к выходу вычитателя, первый вход которого соединен с шиной входного сигнала, а второй соединен с выходом интеrpатора, второй вход дешифратора соединен с вторым выходом делителя частоты и с первыми входами трех элементов И, вторые входы которых соединены с выходами дешифратора, а выходы соединены с входами первого сумматора 2).

Недостатком известного устройства является низкая точность.

Целью изобретения является повышение точности.

Поставленная цель достигается .тем, что в устройство, содержащее первый элемент НЕ, первый и второй ключи, генератор импульсов, выход которого соединен с входом делителя частоты и с первым. входом дешипратора, инфор"

97266 мационные входы которого соединены с информационными входами блока управле-. ния и с выходами реверсивного счетчика, входы которого соединены с выходами блока управления, первый и второй входы которого соединены с выходами первого триггера, а третий вход соединен с первым выходом делителя частоты и с первым входом первого триггера, второй вход которого подклю !О ! чен к выходу вычитателя, первый вход которого соединен с шиной входного сигнала, а второй соединен с выходом интегратора, второй вход дешифратора соединен с вторым выходом делителя частоты и с первыми входами трех эле-! ментов И, вторые входы которых соеди! нены с выходами дешифратора, а выходы соединены с входами первого сумматора, введены второй и третий элементы НЕ, четыре дополнительных элемента И, два элемента ИЛИ; второй триггер, второй сумматор и формирователь двуполярного напряжения, причем первые входы всех дополнительных элементов И соединены с первым выходом делителя час. тоты, вторые входы первого и второго дополнительных элементов И соединены с вторым выходом делителя частоты непосредственно, а вторые входы третьего и четвертого дополнительных weментов И вЂ” через второй элемент НЕ, третьи входы первого и четвертого дополнительных элементов И соединены с первым выходом первого триггера,второй выход которого соединен с третьими . входами второго и третьего дополнительных элементов И,выходы первого и третьего дополнительных элементов И соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом второго триггера, второй вход которого соединен с выходом второго элемента ИЛИ, выходы которого соединены с выходами второго и четвертого элементов И, выходы второго триггера соеди- 5 нены соответственно с управляющими входами первого и второго ключей, выходы которых соединены с входами второго сумматора, выход которого соединен с первым входом формирователя дву о полярного напряжения непосредственно, а с вторым - через третий элемент HE выход первого сумматора соединен с входом первого ключа непосредственно, а второго ключа через первый эле- M мент НЕ, вход интегратора соединен с выходом формирователя двуполярного напряжения.

1 ф

На чертеже представлена блок-схема дискретного адаптивного дельта-модулятора.

Дискретный адаптивный дельта-модулятор содержит генератор 1 импульсов, выход которого соединен с входом делителя 2 частоты и с первым входом дешифратора 3, инфорнационные входы которого соединены с информационными входами блока 4 управления и с выхода. ми реверсивного счетчика 5, входы которого соединены с выходами 6яока 4 управления, первый и второй входы которого соединены с выходами триггера 6, а третий вход соединен с первым выходом делителя 2 частоты и с первым входом триггера 6, второй вход которого подключен к выходу вычитателя 7, первый вход которого соединен с шиной 8 входного сигнала, а второй соединен с выходом интегратора 9.

Второй вход дешифратора 3 соединен с вторым выходом делителя 2 частоты и с первыми входами элементов И 10-12, вторые входы которых соединены с выходами дешифратора 3,. а выходы соеди,нены с входами сумматора 13, первые входы элементов И 14- 17 соединены с первым выходом делителя 2 частоты, вторые входы элементов И 14 и 15 соеди нены с вторым выходом делителя 2 непосредственно, а вторые входы элементов И 16 и 17 - через элемент НЕ 18.

Третьи входы элементов 14 и 17 соединены с первым выходом триггера 6, второй выход которого соединен с третьими входами элементов И 15 и 16, выходы элементов И 14 и 16 соединены с входами элементов ИЛИ 19, выход которого соединен с первым входом триггера 20, второй вход которого соединен с выходом элемента ИЛИ 21, входы которого соединены с выходами элементов И 15 и 17, выходы триггера 20 соединены соответственно с управляющими входами ключей 22 и 23, выходы которых соединены с входами сумматора 24, выход которого соединен с первым вхо" дом оормирователя 25 двуполярного напряжения непосредственно, а с вторым через элемент НЕ ?6.

Выход сумматора 13 соединен с входом ключа 22 непосредственно, а ключа 23 - через элемент НЕ 27, вход интегратора 9 соединен с выходом,формирователя 25.

Устройство работает следующим образом.

972661

И з выходного сигнала генератора импульсов делителем 2 частоты формируются короткие импульсы тактовой частоты, в момент поступления которых на триггер 6 записывается дискретное состояние вычитателя 7, входными сигналами которого явллются входной аналоговый сигнал X(t) и сигнал аппроксимации X"(t). В блоке 4 управления по выходным сигналам триггера 6 и ко1О ротким тактовым импульсам формируются импульсы сложения и вычитания для управления работой реверсивного счетчика 5, причем импульсы вычитания формируются в момент изменения выход15 ного сигнала триггера 6, а импульсы сложения - в момент поступления тактового импульса, если выходной сигнал триггера 6 не изменяется.

Выходные сигналы реверсивного счет Е чика 5 подаются на входы дешифратора 3 и на входы блока 4 управления, определяющего минимальное и максимальное состояния реверсивного счетчика 5, по которым затем формируются, соотетственно, сигнал запрета вычитаия и сигнал запрета сложения реверсивного счетчика 5.

Дешифратор 3 анализирует состояние реверсивного счетчика 5 и,в, за- 5Е висимости от этого состояния, при помощи выходного сигнала генератора l импульсов и вспомогательной импульсной последовательности, поступающей с дополнительного выхода делителя 2 частоты, формирует импульсы адаптации, длительного которых равна длительности импульсов вспомогательной импульсной последовательности.

Из вспомогательной импульсной последовательности, частота следования импульсов которой должна быть в (n+

+0,5), где n — целое положительное ,число, раз больше тактовой частоты, элементами 10-13 формируется путем исключения импульсов адаптации адаптивная импульсная последовательность.

Через элемент НЕ 27 на вход клю va 23 поступает инверсная адаптивная импульсная последовательность, а на вход ключа 22 прямая, в любой момент времени включен один из ключей 22, 23, вследствие чего на выход сумма-, тора 24 поступает или инверсная, или прямая адаптивная импульсная после55 довательность.

Формирователь 25 двухполярного напрлжения представляет собой опера.ционный усилитель, на инвертирующий вход которого поступает сигнал прямо с выхода сумматора 24, а на неинвертирующий вход через элемент НЕ 26.

Из двухполярного сигнала адаптивной импульсной последовательности в интеграторе 9 формируется сигнал аппроксимации ° (лючи 22 и 23 управляются сигналом, который формируется по выходным сигналам триггера 6, тактовым импульсам и вспомогательной импульсной последовательности следующим образом.

В моменты появления тактовых им" пульсов, поступающих на входы элементов 14-17, оценивается полярность цифрового выходного сигнала и вспомогательной импульсной последовательности, прямые и инверсные сигналы которых поступают не другие входы элементов 14-17 ° Выходные сигналы элементов 14 и 16 поступают на элемент 19, на выходе которого получаем короткие импульсы в случае несовпадения полярностей оцениваемых сигналов в момент появления тактового импульса, а в слу" чае совпадения - на выходе элемента 21, на входы которого поступают выходные сигналы элементов 15 и 17, получаем короткие импульсы. Импульсные последовательности, поступающие с выходов элементов 19 и 21 на вход триггера 20, управляют работой последнего.

На выходе триггера 20 получаем переключающий сигнал, который и управляет работой ключей 23 и 22, В предлагаемом устройстве сигнал аппроксимации в период между двумя тактовыми импульсами формируется путем интегрирования набора положительных и отрицательных импульсов, общее количество которых flpH неизменном уровне входного сигнала равно нечетному числу. Это происходит потому, что при неизменном уровне входного сигнала происходит изменение состояния триггера.6. после каждого тактового импульса, вследствие чего импульсы адаптации на выходе дешифратора 3 от" сутствуют и сигнал аппроксимации представляет собой интегрированные импульсы двухполярной вспомогательной импульсной последовательности, прямой или инверсной в зависимости от выходного сигнала триггера ?О, что позво ляет значительно повысить точность модуляции.

9726

Формула изобретения

Дискретный адаптивный дельте-модуляtop, содержащий первый элемент НЕ, первый и второй ключи, генератор им- 3 пульсов, выход которого соединен с входом делителя частоты и с первым входом дешифратора, информационные входы которого соединены с инФормационными входами блока управления и с выходами !а реверсивного счетчика, входы которого соединены с выходами блока управления, первый и второй входы которого соединены с выходами первого триггера, а третий вход соединен с первым выходом делителя частоты и с первым входом первого триггера, второй вход которого подключен к выходу вычитателя, первый, вход которого соединен с шиной входного сигнала,а второй соединен с выхо- 20 дом интегратора, второй вход дешифра- . тора соединен с вторым выходом делителя частоты и с первыми входами трех элементов И, вторые входы которых соединены с выходами дешифратора, а вы- >> ходы соединены с входами первого сумматора, отличающийся тем, с целью повышения него введены второй и третий элементы НЕ, четыре дополнительных эле- ЗО мента И, два элемента ИЛИ, втсфой триггер, второй сумматор и Формирователь двуполярного напряжения, причем первые входы всех дополнительных элементов И соединены с первым выходом делителя частоты, вторые входы первого и второго дополнительных элемен1ов !! соединены с вторым выходом делителя частоты непосредственно, а вторые входы третьего и четвертого . дополнительных элементов И - через второй элемент HE третьи входы первого и четвертого дополнительных элементов И соединены с первым выходом первого триггера, второй выход которого соединен с третьими входами второго и третьего дополнительных элементов И, выходы первого и третьего ! дополнительных элементов И соединены с входами -первого элемента ИЛИ, выход которого соединен с первым входом второго триггера, второй вход которого соединен с выходом второго элемента ИЛИ, входы которого соединены с выходами второго и четвертого элементов И, выходы второго триггера соединены соответственно с управляющими входами первого и второго ключей, выходы которых соединены с входами второго сумматора, выход которого соединен с первым входом формирователя двуполярного напряжения непосредственно, а с вторым - через третий элемент НЕ, выход первого сумматора соединен с входом первого ключа непосредственно, а второго ключа через первый элемент НЕ, вход интегратора соединен с выходом формирователя двуполярного напряжения.

И сто чни ки и нформ ацни, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 499663, кл. H 03 К 13/22, 08.04.74.

2. Авторское свидетельство СССР

М 641648, кл. Н 03 К 13/22, 07.02.77.

972661

Составитель Н. Коновалов

Ре актов А. Нандор Техоев А. Ач Корде р

Ко екто Г. Решетник

Заказ 553о/ 9 Тираж 959 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

11)03 11осква Ж-Д Раушская í g. аб . 4/<

Оилиал ППП "Патент", г. Ужгород, ул. Проектная;