Цифровая позиционная система

 

О П И С А Н И Е (ю974341

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сею э Советекик

Сецналкстнческик

Республик (61) Дополнительное к авт. свид-ву(22)Заявлено 03.04,81 (21) 3268801/18-24 (5! )М. Кл.

G 05 8 19/18 с присоединением заявки И

9 вударававый квмнтвт

СССР

IIo делам кзабретений н открыткй (28) Приоритет

Опубликовано 15,11.82.Бюллетень М 42 (53) УДК 62-50 (088,8) Дата опубликования описания 1 .11.82

В.Л,Анхимюк, В,Н.филиппович, Г.В.Овод-МарчуК и Г.А,Найденов (72) Авторы. изобретения (71) Заявитель (54) ЦИФРОВАЯ ПОЗИЦИОННАЯ СИСТЕМА

Изобретение относится к цифровым позиционным системам управления и может быть использовано в системах управления, требующих обеспечения высокого быстродействия, точности и надежности.

Известен позиционный привод с цифровым упра влением, содержащий последовательно соединенные формирователь сигнала управления, преобразователь код-аналог, реверсивный счетчик, один из выходов которого подключен к нуль-органу, соединенному с задатчиком величины перемещения, после" довательно соединенные усилитель мощности, двигатель и тахогенератор, подключенный ко входу усилителя мощности, импульсный датчик положения, блок умножения, ключи,коммутатор 2о блок логики, инвертор, причем импульсный датчик через блок умножения и последовательно соединенные с ним ключи подсоединен ко входам реверсивного счетчика, вход коммутатора соединен с выходом нуль-органа, один выход коммутатора подключен "к ключам, соединенным со входами реверсивного счетчика, а другой - co входом блока логики, второй вход которого соединен с выходом тахогенератора, а выход - с ключами направления перемещения, один из которых соединен с выходом формирователя сигнала управления и входом усилителя мощности, а другой - co входом усилителя мощности и с выходом инвертора, вход которого соединен с выходом формирователя сигнала Г! 1, Недостатками данного привода являются низкая точность и надежность.

Наиболее близким к предлагаемому по технической сущности является цифровая позиционная система, содержащая блоки хранения кода, первый сумматор, блоки сравнения, логические блоки и последовательно соединенные второй сумматор, блок управлния

974341!

|»» Пс "»>!и тельны » M»».>!анизм» выход ко торогo механически связан с датчиком положения, причем вход первого блока хранения кода соединен с первым входом системы, а выход - с первым входом первого логического бло.ка, вход второго блока хранения ко" да - со вторым входом системы, первый выход - с первым входом первого сумматора, а второй выход - co 10 в»с рым входом первого сумматора и с п..рным входом первого блока срав»»сния, вход третьего блока хранения кода - с третьим входом системы, а выход - со вторым входом пер- 1з ного блока сравнения и с первым входом второго блока сравнения, первый выход первого сумматора подключен к первым входам третьего и чет- . вертого блоков сравнения и второго логического блока, вторые входы ко-: торых соединены соответственно с первым выходом четвертого блока хранения кода, с выходом третьего бло" ка хранения кода и с первым выходом третьего блока сравнения, а третьи входы — с первым выходом первого блока сравнения, с. первым выходом второго блока сравнения и с первым выходом четвертого блока сравнения, второй выход которого подключен ко второму входу первого логического блока., вторые выходы третьего и второго блоков сравнения соединены соответственно с первым и вторым входами третьего логического блока, третий вход з которого подключен к второму входу второго блока сравнения, к третьему входу первого сумматора и к первому выходу четвертого блока хранения ко4О да, второй выход которого соединен с четвертым входом первого сумматора, первый и второй входы - с соответствующими выходами датчика положения, третий вход через синхрони45 затор — с вторым выходом блока управления„а второй выход первого блока сравнения подключен к третьему входу второго блока сравнения (2 ), Данная система характеризуется недостаточной точностью вследствие отсутствия обратной связи по скорости и отсутствием возможности осуществлять разгон и торможение по сложным законам.

Целью изобретения является повыщение точности и расиирение функциональных возможностей системы.

Указанная цель достигается тем, что в нее введены первый блок умноженил и последовательно соединенные блок формирования адреса, блок памяти, третий сумматор и интегратор, выход которого подключен к первому входу второго сумматора, а также пот. следовательно соединенные дифференциатор и второй блок умножения, выход которого подключен к второму входу третьего сумматора, третий и четвертый входы которого соединены соответственно с вторым выходом первого сумматора и с вторым выходом четвертого блока хранения кода, а выход через первый блок умножения с вторым входом второго сумматор, причем вход дифференциатора подключен к первому выходу четвертого блока хранения кода, а входы блока формирования адреса - к выходам соответствующих логических блоков.

На чертеже приведена блок-схема цифровой позиционной системы.

Система содержит первый, второй, третий и четвертый блоки хранения кода 1-4, первый сумматор 5, первый, второй, третий и четвертый блоки сравнения 6-9, первый, второй и третий логические блоки 10-12-, блок формирования адреса 13, блок памяти

14, дифференциатор 15, второй блок умножения 16, интегратор 17, первый блок умножения 18, второй сумматор

19, блок управления 20, исполнительный механизм 21, датчик положения

22, синхронизатор 23 и третий сумматор 24.

Система работает следующим образом.

В блоки хранения кода 1 и 3 предварительно заносятся код адреса ячейки блока памяти 14, в которой хранится код, соответствующий максимальной скорости движения исполнительного механизма 21,(слово МАКС) и код пути разгона-торможения (слово ПУРТ) соответственно, В блок хранения кода 2 заносится код (модуль и знак) задаваемого перемещения (слово КЗП)

В блоки умножения 16 и 18 заносятся расчетные коэффициенты К и К соответственно„ По сигналу, поступающему от синхронизатора 23, в блок хранения кода 4 поступает код от датчика положения 22, Блок сравнения 6 определяет режим отработки заданного перемещения в зависимости от его

5 97 величины по выражению РЕЯ=(КЗП 1-2и

ПУРТ. Если результат сравнения. неотрицателеы, что соответствует трапецеидальному закону изменения скорости исполнительного механизма 21 в функции времени, то сигнал управления поступает со второго выходв блока сравнения 6 на третий вход блока сравнения 7. Пусть имеем трапецеидальный закон. Сумматор 5 определяет рассогласование по положению по выражению РАСП=КЗП-КДП, где

КДП - код датчика положения 22, находящийся в блоке хранения кода 4, Кроме этого, модуль слова КДП с пер-. вого выхода блока хранения кода 4 поступает на вход дифференциатора

15, где производится вычисление при" ращения содержимого блока хранения кода 4 за цикл работы системы, которое в начальном случае равно нулю.

Затем код нуля после умножения в блоке умножения 16 на коэффициент К, поступает на второй вход сумматора

24. В блоке сравнения 7 происходит сравнение кодов, поступающих на его входы по выражению А„=ПУРТ-1КДП .

Если результат сравнения неотрицателен, что соответствует участку разгона, Tî со второго выхода блока сравнения 7 управление передается на третий вход логического блока l2„ с выхода которого поступает код КДП на вход блока формирования адреса

l3, Блок формирования адреса 13 осуществляет обращение к ячейке блока памяти 14 по адресу АДР=!КД111+1. В данном случае код адреса равен единице. Код, содержащийся в выбранной ячейке (слово ФНК), является— модулем з; дания скорости. Он поступает на первый вход сумматора 24, на его третий вход поступает знак задания скорости, а на четвертыйзнак действительной скорости. В момент поступления на" вход сумматора

24 слова фНК происходит сравнение заданной и действительной скорости и определение рассогласования по скорости, Затем результат сравнения умножается в блоке умножения 18 иа коэффициент К .

В интеграторе l7 вычисляются интеграл от кода рассогласования, Затем полученные коды алгебраически суммируются в сумматоре 19, Полученный код поступает на вход блока управления 20 (широтно-импульсного

4341 6 преобразователя), После этого наступает очередной цикл вычислений, а блок управления 20 преобразует полученный в предыдущем цикле код в длительность импульсов, число которых зависит от длительности цикла и выбранной частоты преобразования блока управления 20, Импульсы поступают на соответствующую группу токо30 вых ключей блока управления 20 и иc полнительный механизм 21 приводится в движение.

В момент начала очередного цикла, определяемый синхронизатором 23, про15 исходит запись содержимого датчика положения 22 в блок хранения кода 4.

Аналогично описанному выше производятся соответствующие вычисления, выбирается из блока памяти 14 код

2î задания скорости, сравнивается с кодом, пропорциональным действительной скорости исполнительного механизма

21 и далее осуществляются те же преобразования, Происходит разгон испол25 нительного механизма 21 с постоянным ускорением, определяемым функцией задания скорости.

Разгон исполнительного механизма щ,21 происходит до тех пор, пока результат сравнения в блоке сравнения 7 не стает отрицательным, что свидетельствует об окончании участка разгона и перехода на участок движения

35 с постоянной скоростью. Управление в результате этого с первого выхода блока сравнения 7 передается на вход блока сравнения 9, в котором. сравниваются коды йо выражению АЗ=1РАСП lПУРТ, Если результат сравнения положителен, управление со второго выхода блока сравнения поступает на вход логического блока 10, который выдает код ячейки МАКС. Далее встуфЯ пают в работу блоки как описано выЪ : ше. Обращение по адресу МАКС в каж.дом цикле или движение исполнитель" ного механизма 21 с постоянной скоростью происходит до тех пор, пока результат сравнения не равен нулю.

В этот момент управление с первого выхода блока сравнения 9 .поступает на третий вход логического блока ll„

В результате на вход блока формирования адреса 13 поступает код РАСП1, который и является адресом ячейки

1 блока памяти 14. Начинается процесс торможения исполнительного механизма 21. При торможении используется

974341 та же функция задания скорости, что и при разгоне, отличие в том, что при разгоне адреса увеличиваются от первого до максимального, а при тор-! можении уменьшаются от максимально- з го до нулевого. В ячейке блока памяти 14 с нулевым адресом хранится нулевое значение функции задания скорости. В результате привод тормозится с заданным ускорением. 10

Если задаваемое перемещение таково, что величина РЕН=1КЗП! "2 ПУРТ отрицательная, то имеем треугольный закон изменения скорости исполнительного механизма 21. Отличие работы системы в этом случае в том, что уп" равление передается с первого выхода блока сравнения 6 на вход блока сравнения 8, где сравниваются коды по выражению А =1КДПI-1РАСПI. Если 20 результат сравйения отрицателен, то управление со второго выхода бло». ка сравнения 8 поступает на вход логического блока 12, который выдает на вход блока формирования адреса

13 код слова t КДП I, Блок формирования адреса 13 формирует адрес АДР=

=1Kgl1+1 и обращается к блоку памяти 14. Далее система работает как описано выше. Разгон исполнительно- 30 го механизма 21 происходит до тех пор, пока результат сравнения в блоке сравнения 8 не равен нулю и управление передано с первого выхода блока сравнения 8 на вход логическо" го блока 11, который выдает на вход блока формирования адреса 13 код

1 РАСП I, являющийся адресом ячеики блока памяти 14, Происходит процесс торможения исполнительного механизма щ

21 до нулевой скорости, Использование данной системы управления позволяет наряду с высоким быстродействием получить высокую точность и надежность приводов и следовательно получить существенный экономический эффект.

25 а

Формула изобретения

Цифровая позиционная система, содержащая блоки хранения кода, первый сумматор; блоки сравнения, логические блоки и последовательно соединенные второй сумматор, блок управления и исполнительный механизм, выход которого механически связан с датчиком положения, причем вход первого блока хранения кода соединен с первым входом системы, а выходс первым входом первого логического блока, вход второго блока хранения кода - со вторым входом системы, первый выход - с первым входом первого сумматора, а второй вйход - со вторым входом nepaoro сумматора и с первым входом первого блока сравнения, вход третьего блока хранения кодас третьим входом системы, а выходсо вторым входом первого блока сравнения и с первым входом второго блока сравнения, первый выход первого сумматора подключен к первым входам третьего и четвертого блоков сравнения и второго логического блока, вторые входы которых соединены соответственно с первым выходом четвертого блока хранения кода, с выходом третьего блока хранения кода и с первым выходом третьего блока сравнения, а третьи входы — с первым выходом первого блока сравнения, с первым выходом второго блока сравне" ния и с первым выходом четвертого блока сравнения, второй выход которого подключен ко второму входу первого логическочо блока, вторые выходы третьего и второго блоков сравнения соединены соответственно с первым и вторым входами третьего логического блока, тр тий вход которого подключен к второму входу второго блока сравнения, к третьему входу первого сумматора и.к первому выходу четвертого блока хранения кода, второй выход которого соединен с четвертым входом первого сумматора, первый и второй входы - с соответствующими выходами датчика положения, третий вход через синхронизатор - co вторым выходом блока управления, а второй выход первого блока сравнения подключен к третьему входу второго блока сравнения, о т л ич а ю щ а я с я тем, что, с целью повышения точности и расширения функI циональных возможностей в систему введены первый блок умножения и последовательно соединенные блок формирования адреса, блок памяти, третий сумматор и интегратор, выход ко" торого подключен к первому входу второго сумматора, а также последовательно соединенные дифференциатор и второй блок умножения, выход которого подключен ко второму входу третьего сумматора, третий и четвертый входы которого соединены соот974341 ветственно со вторым выходом первого сумматора и со вторым выходом четвертого блока хранения кода, а выход через первый блок умножениясо вторым входом второго сумматора, причем вход дифференциатора подключен к первому выходу четвертого блока хранения кода, а входы блока формирования адреса - к выходам соответствующих логических блоков.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

624205, кл. G 05 8 11/06, 1976.

2. патент Великобританиий 1.492576, кл. G 05 8 13/02, опублик, 1977 (прототип).