Вычислительное устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскии

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнмтельное и ает. свмд-ву— (22) Заявлено 11.06. 81 (21) Э2Э7544д8-24 (31) М.КЛ.З с присоединением заявки Нов (23) Приоритет—

С 06 G 7/12

Государственный комитет

СССР но делам изобретений и открытий

РИУЖ 681. ЭЭ5 (088. 8) Опубликовано ЭЮ1132. Бюллетень Йо 44

Дата опублмкованмя опмсанмя 30. 11. 82

К.И. Заподовников, В.В. Самокиш и П.Н. Гиссеи ) -

Томский ордена Октябрьской Революции и орденвт Трудоэого . -:. .

Красного Знамени политехнический институт им. С.N.Êèðîâà (72) Авторы изобретения (71) Заявитель (54 ) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике и служит для вычисления выражений вида

Х )"т (1)

Р1 где Х,„, Y „X + - входные сигналы; и, — показатель степени (п,„) 0);

m - -количество входных сигналов, с помощью логарифмического алгоритма

2 ant i log (Е н(log X„, — log„g +

+ 1og Õщ+1). (2)

Известйо вычислительное устройство, содержащее коммутатор, логарифмический преобразователь, переключатель, масштабный делитель, интегрозапоминающий блок, блок сравнения, источник опорного сигнала и интегратор (1 1, Недостаток устройства — малое быстродействие и низкая точность.

Наиболее близким к предлагаемому по технической сущности является вычислительное устройство, содержащее коммутатор входных сигналов, rn входов которого являются входами устройства, а выход соединен со входом-выходом обратимого логарифмического преобразователя, выходвход которого соединен со входом переключателя, m + 1 выходы переключателя соединены с входами m + 1 усилителей выборки-хранения, а m .+

+ 2 выход с выходом масштабно суммирующего блока, прияем выходы усилителей выборки-хранения соединены с входами масштабно-суммирующего блока (21.

Использование обратимого логарифмического преобразователя хотя и позволяет упростить устройство и уменьшить погрешность преобразования, но требует для m-входных сигналов m + 2 тактов в цикле работы устройства. Это ограничивает быстродействие устройства.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в вычислительное устройство, содержащее первый переключатель, первый и второй неподвижные контакты которого являются соответственно входом и выходом устройства, обратимый логарифмический преобразователь, вход-выход которого подключен к неподвижному контакту первого пе978159 памяти, ключи 10 и 11 и инвертирующий усилитель 12.

Каждый из логарифмических преобразователей содержит операционный усилитель 13, масштабный резистор 14 и логарифмирующий диод 15.

Обратимый логарифмический преобразонатель содержит операционный усилитель 16, логарифмирующий диод 17 и масштабные резисторы 18, Устройство работает следующим образом, Входные сигналы Х1 — Xm+1 через переключатели 11 — 1„„+„ в течение первого такта поступают на входы ло гарифмических преобразователей 2

2 1, функция преобразования кото, рых описывается выражением

Y = К)од „Х + N, (3) где К вЂ” мультипликативная., N — аддитинная погрешности логарифмического преобразователя. Результаты преобразования сигналов Х g - X 1по ступают н масштабно-сумьщрующий блок с запоминанием, н котором они масштабируются в соответствии с показателями степени n < - nm входных сигналов и суммируются с результатом преобразования обратимого логарифмического преобразователя 2,„ . 1К1)<>д IХ1+ Nq +, ° . + n Ê 1од Х +

Н + К )од Х „+ Nm+„, (4)

Полученная сумма (4) запоминаетс в масштабно-суммирующем блоке 3.

Во второй такт работы устройства входные сигналы Yn - Y ÷åðåç переключатели 1„ - 1,„ поступают в масштабно-суммирующий блок 3, где масштабируется в соответствии с показателями степени n - n и вычитаются из сформированной в первом также суммы (4)

-Y= ("1"я %Х" 1 .,+n K (oga (m+ )+

+ (п„К„Ео К, Х„+ М„+... + а К Е„, Ч ° м )+

+ К,„Во Х „+,„()

Полученный сигнал Y с входа-выхода масштабно-суммирующего блока 3 поступает на вход-выход 6 обратимого логарифмического преобразователя 2 +1, где потенциируется. По50 скольку обратное преобразование обратимого логарифмического преобразователя 2 „ 1 описывается выражением (б) ка управления подключен к управляю- 10 щим входам переключателей и к управляющему входу масштабно-суммирующего блока, введены m переключателей и m логарифмических преобразователей, первые и вторые неподвижные контакты nl переключателей являются соотнет- ственно перной и второй группами входов устройстна, подвижные контакты m переключателей подключены соответственно к входам m логарифмических преобразователей, выходы которых подключены к соответствующим входам масштабно-суммирующего блока, управляющие входы m переключателей подключены к выходу блока уп, равления.

Кроме того, масштабно- суммирующий блок содержит m + 2 масштабных резисторов, резистор обратной связи, инвертирующий усилитель, дна ключа и элемент памяти, первые выводы m+ 30

+ 2 масштабных резисторов объединены и подключены к входу инвертирующего усилителя и к информационному входу первого ключа, выход которого через резистор обратной свя- 35 бО

65 реключателя, второй переключатель, масштабно-суммирующий блок и блок управления, подвижный контакт второ. го переключателя подключен к выходу входу обратимого логарифмического преобразователя, а первый и второй неподвижные контакты второго переключателя подключены соотнетстненно к первому входу и к выходу масш табно-суммирующего блока, выход блоэи подключен к входу иннертирующего усилителя и к выходу второго .ключа, который янляется выходом масштабно-суммирующего блока, информационный вход второго ключа подклю" .чен к выходу элемента памяти, вход которого подключен ко второму выноду (m + 2)-ro масштабного резистора, второй вывод (m + 1)-го масштабного резистора является первым входом масштабно-суммирующего блока, вторые выводы m масштабных резисторов являются соответствующими входами масштабно-суммирующего блока, управляющие входы ключей объединены и являются управляющим вхо.дом масштабно-суммирующего блока.

На чертеже приведена функциональная схема вычислительного устройства.

Устройстно содержит переключатели 1 — 1„„+,логарифмические преобразователи 2 „ — 2m обратимый логарифмический.преобразователь 2„,+„, масштабно-суммирующий блок 3, блок 4 управления, вход-выход 5 и выходвход б обратимого логарифмического преобразователя.

Мас атабно-суммирующий блок 3 содержит масштабные резисторы 7, резистор 8 обратной связи, элемент 9 то, подставляя в (б) выражение (5), получает пк,„

"пм Х K п +

m

При условии равенства мультипликативных погрешностей К „, К выражение (7) переписйвается следующим образом:

n1 X„„nm

z - (-7 — "-) ... (-; --) . Х.„(s)

1 GATI

978159

Наибольший положительный эффект достигается при применении в предлагаемом вычислительном устройстве логарифмических преобразователей, использующих логарифмические свойства приборов с р-и переходом, вольт-амперная характеристика которых описывается выражением

0 = Кап). + Й( (9) kT kT где К N Intro

9 9

k — постоянная Больцмана, 1,38062 10 Цж, g — - постоянная, равная единице заряда 1,60219-10 " К;

Т - абсолютная температура К оС + 273,15 обратный ток насыщения перехода, имеющий сильную зависимость OT температуры и зависит от параметров индивидуальных приборов одного типа.

Зависимость от температуры тока

5 (удвоение на каждые 10ОС) и мульо

Как следует из последовательности преобразования сигналов, результаты логарифмирования входных сигналов

Х1,..., Хпн вводятся в масштабносуммирующий блок с запоминанием в первый такт, во второй же такт осуществляется логарифмирование сигналов. У„ - Y è потенциирование линейной комбинации логарифмов всех входиых сигналов. Таким образом, сигиалы Х„ - Х,„+1 преобразуются с прерыванием, т.е. операции логарифмирования сигналов и антилогарифмирования их линейной комбинации разнесены во времени, а для сигналов

Y -NY этот процесс происходит одновременно. Поэтому в течении второго такта осуществляется фактически непрерывное преобразование входных сигналов Y Y

Преимуществом предлагаемого устройства в сравнении с прототипом является не только сокращение числа рабочих тактов до двух независимо от количества входных сигналов, но и возможность работы с периодической коррекцией, когда длительность

2-ro рабочего такта намного превышает длительность 1-ro такта коррекции.

Входные сигналы Х1 + Х,+„в этом случае могут задаваться как постоянными (масштабными коэффициентами), так и изменяющимися с частотой, много меньшей частоты коммутации ключей в схеме устройства. При этом полностью компенсируются аддитивные и в основном мультипликативные ошибки логарифмических преобразователей.

kT типликативного члена (О, ЗЗЪ

9 каждый градус) приводит к суммарной погрешности около 8%С.

Основная составляющая погрешности полупроводниковых логарифмических элементов обусловлена температурой нестабильностью аддитивного члена N (выражение 9).

В известном устройстве, взятом в качестве прототипа, компенсация ад-, дитивного М и мультипликативного К членов осуществляется использованием одного логарифмического элемента для логарифмирования входных сигналов

20 и антилогарифмирования их суммы.

Это позволяет полностью исключить влияние температурной нестабильности логарифмического элемента, но приводит к снижению быстродействия.

В других логарифмических вычислительных устройствах для компенсации аддитивной погрешности логарифмических элементов используют разность логарифмов двух входных сигналов, полученных идентичными логарифмическими усилителями, а муль25

3 10-3 В

65 типликативная ошибка компенсируется при потенциировании линейной комбинации логарифмов входных сигналов, При этом необходижгм требованием для достижения полной компенсации является идентичность параметров применяемых логарифмических элементов.

Важным обстоятельством является то, что требования к идентичности применяемых элементов для компенсации различных составляющих погрешностей логарифмических элементов различны. Температурная нестабильность аддитивной погрешности и on4О ределяется в этом случае в основном неидентичностью применяемйх логарифмических элементов, например, для транзисторов разностью падений напряжений на переходах эмиттер — ба45 за. При этом даже лучшие пары интегральных транзисторов не.обеспечивают полной идентичности. Так, например, разность падений напряжений на переходах эмиттер — база

50 интегральной пары транзисторов

К1НТ591 А равна 3 мВ, что приводит к погрешности логарифмирования, приведенной ко входу, порядка,10%.

Компенсация разности падений на55 пряжений на р-и переходах пары логарифмических элементов возможна, но это приводит к усложнению устройства и его настройки. При этом остается температурная чувствитель6О ность разности падений напряжений, - которая составляет, например, для интегральной пары К1НТ591А величину

978159

Такое значение температурной чувст: вительности приводит к погрешНости логарифмирования, приведенной ко входу, равной 0,04%0C.

Лучшие зарубежные логарифмические устройства, э которых используется с целью компенсации аддитивной по грешности н разность логарифмов двух входных сигналов, имеют температурный коэффициент погрешности

0,02%. Таким образом, данный параметр не позволяет строить логарифми-, ческие вычислительные устройства, имеющие погрешность менее 0,1В в широком интервале температур. Следует также отметить, что транзисторы, выполненные в интегральном исполнении, хотя и обладают меньшим разбросом аддитивной погрешности N, но имеют большую погрешность несоответствия логарифму, принципиально неустранимую и дополнительно снижающую точность. Некоторые же дискретные элементы, например диоды

АД 610, имеют погрешность несоответствия логарифму, что позволяет использовать их в широком диапазоне сигналов с большой точностью и к тому же обладают лучшими частотными свойствами в сравнении с интегральными парами транзисторов. Но выполнение равенства аддитивной погрешности дискретных логарифмических элементов практически трудно выполнимо как по условию поддержания одинаковой температуры этих элементов (с точностью не хуже 0,005 C) так и по их временному дрейфу. В сравнении с адцитивной погрешностью и мультипликативная погрешность вносит э результат логарифмирования погрешность в 24 раза меньшую. Поскольку, как следует из выражения (9), мультипликативная погрешность . K зависит только от температуры, то различие этого параметра для двух логарифмических элементов обусловлено неодинаковостью их температур, Причем требования по обеспечению одинаковой температуры логарифмических элементов для компенсаций с достаточной точностью мультипликативной погрешности К менее жесткие, чем для аддитивной погрешности И.

Так, для достижения погрешности

0,033Ъ достаточно поддержание разности температур 0,1 С, что сравнительно легко выполнимо. В предлагаемом устройстве компенсация аддитивной составляющей и осуществляется также, как э прототипе, т.е. эа счет использования одного логарифмического элемента для логарифмирования двух входных сигналоэ, а компенсация мультипликативной погрешности К с достаточной точностью достигается за счет поддержания одинаковой температуры логарифмических

15 элементов, причем требования по точ ности в этом случае не являются жесткими. Это позволяет использовать в полной мере преимущества дискретных логарифмических элементОв, а именно, быстродействие и ма лую погрешность несоответствия логарифму и превзойти характеристики непрерывных вычислительных устройств по быстродействию (в пределах рабочего такта) с одновременным увеличением точности в широком интервале температур.

Представленный на чертеже вариант выполнения отдельных блоков устройства реализует выражение с непрерывным преобразованием сиг20 налов Y< - Y Логарифмические преобразователи 2 1 - 2,„ выполнены на операционных усилителях с логарифмическими элементами в обратной связи. Обратимый логарифмический преобразователь 2,„+< вЫполнен по схеме обратимого функционального преобразователя. В качестве логарифмических элементОв в логарифмических преобразователях применяются логарифмические диоды °

Масштабно-суммирующий блок работает следующим образом.

Ключи 10 и 11 замкнуты соответственно в первый и второй такты, вследствие чего в первый такт в обратной связи инвертирующего усилителя подключается элемент 9 памяти, а во второй масштабный резистор 8.

Положение ключей на чертеже соответствует нерэОму такту работы устрой40 ства.

Устройство работает следующим образом.

В первый такт результаты логарифмирования сигналов Х1 - Х посту4э пают на m + 1 входов масштабно-суммирующего блока 3, в котором они масштабируются с помощью масштабирующих резисторов, суммируются, и результат суммирования, соотэетстщ эующий выражению (4 ), запоминается в элементе 9 памяти. Во второй такт происходит переключение переключателей 14 - 1п >, э результате чего на вход устройства поступают сигналы Y< - У„„ результаты логарифмирования которых поступают íà m-входов масштабно-суммирующего блока 3, выход которого подключается к выходу-входу 6 обратимого логарифмического преобразователя 2„„,1, вход-выход 5 которого подключается к выходу Z устройства.

Таким образом, на вход масштабно-суммирующего блока 3 поступают результаты логарифмирования сигналов

651Y У и запомненный на элементе

978159

10 памяти сигнал, соответствующий выражению (4 ), в результате чего на выходе масштабно-суммирующего блока 3 возникает сигнал, соответствующий выражению (5). Этот сигнал поступает на выход-вход 6 обратимого ! логарифмического преобразователя

2„,, потенциируется и результат преобразования поступает на выход 2. устройства.

Предлагаемый вариант устройства беэ существенных изменений принципиальной схемы реализует также выражение вида

Z - -()" ... (— "-и-) х,„(12)

1 Хеп с непрерывным преобразованием сигналов Y - Y . Для этого достаточно поменять полярность включения диодов в обратимом логарифмическом преобразователе 2щ+„и полярность сиг нала Хп,+„.

Следует добавить, что при изменении полярности входного сигнала и полярности включения диода в одном из логарифмических преобразователей 2 — 2,„ знак степени этого сомножителя меняется на противоположный.

Таким образом, предложенный вариант устройства является универсальным, так как реализует все множительно-делительные и степенные операции с незначительными переключениями в принципиальной схеме.

Формула изобретения

1. Вычислительное устройство, содержащее первый переключатель, первый и второй неподвижные контакты которого являются соответственно первым входом и выходом устройства, обратимый логарифмический преобразователь, вход-выход которого подключен к неподвижному контакту первого переключателя, второй переключатель, масштабно-суммирующий блок и блок управления, подвижный контакт второго переключателя подключен к выходу-входу обратимого логарифмического преобразователя, а первый и второй неподвижные контакты второго переключателя подключены со25

50 ответственно к первому входу и к вы. ходу масштабно-суммирующего блока, выход блока управления подключен к управляющим входам переключателей и к управляющему входу масштабносуммирующего блока, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него введены m переключателей и m логарифмических преобразователей, первые и вторые неподвижные контакты m пере-. ключателей являются соответственно первой и второй группами входов устройства, подвижные контакты m nepeключателей подключены соответственно к входам m логарифмических нреоЬразователей, выходы которых подключены к соответствующим входам масштабно-суммирующего блока, управляющие входы m переключателей подключены к выходу блока управления.

2. устройство по п. 1, о т л и ч а ю щ е е с я тем, что,масштабно-суммирующий блок содержит m + 2 масштабных резисторов, резистор обратной связи, инвертирующий усилитель, два ключа и элемент памяти, первые выводы m + 2 масштабных резисторов объединены и подключены к входу инвертирующего усилителя и к информационному входу первого ключа, выход которого через резистор обратной связи годключен к входу инвертирующего усилителя и к выходу второго ключа, который является выходом масштабно-суммирующего блока, информационный вход второго ключа подключен к выходу элемента памяти, вход которого подключен к второму выводу m + 2-го масштабиого резистора, второй вывод m + 1-го масштабного резистора является первым входом масштабно-суммирующего блока, вторые выводы m масштабных резисторов явля тся соответствующими вхо-. дами машстабно-суммирующего блока, управлягщие входы ключей объединены и являются управляющим входом масштабно-суммирующего блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 467936, кл. С 06 G 7/24, 1972.

2. Авторское свидетельство СССР по заявке Р 2695346/18-24, кл. G 06 G 7/24, 1979 (прототип).

978159

Составитель Т. Сапунова

Редактор И. Ковальчук Техред,С.Мигунова Корректор Н.Король;

Заказ 9220/65 Тираж 731 Подписное

BHHHTIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская.наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4