Адаптивный вычислитель оценки математического ожидания

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к .авт. свид-ву (22) Заявлено 15. 06. 81 (21) 3299437/18-24

) ) М g+ 3 с присоединением заявки №вЂ”

G 06 F 15/36

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликовано 151282., Бюллетень ¹ 46 )33) УДК 681. 3 (088. 8) Дата опубликования описания 15,12,82 (72) Автор изобретения

В.A.Äoáðûäåíü

Харьковский инженерно-строительный институт (71) Заявитель (5 4 ) АДАПТИВНЫЙ ВЫЧИСЛИТЕЛЪ ОЦЕНКИ

МАТЕМАТИЧЕСКОГО ОЖИДАНИЯ

Изобретение относится к вычислительной технике и может быть использовано, например, при автоматизации статистической обработки результатов измерений.

Известно устройство для оценки математического ожидания, содержащее аналого-цифровой преобразователь, генератор импульсов опроса, два временных селектора, триггер, делитель частоты и счетчик импульсов 11).

Однако это устройство Не обеспечивает необходимой точности оценки, так как объем выборки остается постоянным для всего диапазона изменения оцениваемого параметра.

Наиболее близким по технической сущности к предлагаемому является адаптивный вычислитель оценки математического ожидания, содержащий источник чисел выборки, счетчик, первый регистр, ключи, два блока элементов И, формирователь управляющих сигналов и сумматор, подключенный информационными входами к разрядным выходам источника чисел выборки, управляющий выход которого соединен с первым управляющим входом сумматора и с первым входом формирователя управляющих сигналов, подключенного первым выходом к управляющему входу источника чисел выборки и к четному входу счетчика, выходы которого соединены со

5 входами второго блока элементов И, выход которого подключен к первому входу первого ключа, второй вход которого соединен с выходом первого блока элементов И, информационные входы которого объединены с информационными входами первого регистра и подключены к выходам сумматора, выход второго ключа соединен со вторым входом формирователя управляющих сигналов, первый управляющий вход первого регистра соединен с третьим входом формирователя управляющих. сигналов g2).

Недостаток этого устройства состоит в его невысокой точности, что обусловлено тем, что в этом устройстве объем выборки и чисел х; определяется автоматически в завйсимости от истинного значения измеряемой величины а (здесь х„ =а+а„, где Д,„. — не зависимые одинаково распределенные случайные величины с нулевым средним и дисперсией Q, представляющие собой случайные ошибки измерений) согласно следующим условиям:

А) Число и имеет вид n=2 k ъ 0;

982014

Ъ) К х„й Z (здесь, - регулируе1 мяй параметр устройства) . В результате оказывается, что

Е пФ--д (1) 5 (с превышением, порождаемым выполне1нием условия А), т.е. объем выборки обратно пропорционален (с укаэанным превышением) измеряемой величине. 10

Однако, как показывает анализ, для получения строго постоянной относительной погрешности во всем диапазоне (д„,д ) возможных значений д функциональная BBBHcHMocTb n=f(a) должна 15 быть иной. Пусть относительная ошибка оценивается величиной

g(a)=ЗА/а, (2) (и = " Й

О;„- дисперсия величины, 20 о =1„, (М где Еи - "1

Требование g (a) =const g приводит с учетом (2 ) к формуле

9б с 96 и Ъ - ---=-- (с=---), а " о а - я"р где

25 (4) т.е. объем выборки должен быть обратно пропорционален не самой величине а, как это реализует прототип, а ее квадрату. Следовательно, хотя данное устройство дает гораздо лучшие результаты, чем устройства, в которых объем выборки вообще не зависит от измеряемой величины, оно все же не 35 обеспечивает постоянства относительной погрешности во всем диапазоне возможных значений а.

Цель изобретения — повышение точности устройства. 40 ,Цля достижения поставленной цели в адаптивный вычислитель оценки математического ожидания, содержащий источник чисел выборки, разрядные выходы которого подключены к информа- 45 ционным входам сумматора, первый управляющий вход которого объединен с первым входом формирователя управля- ющих сигналов и соединен с управляющим выходом источника чисел выборки, управляющий вход которого объединен со счетным входом счетчика .и подключен к первому выходу формирователя управляющих сигналов, второй выход формирователя управляющих сигналов соединен с управляющим входом первого55 блока элементов И, информационные входы которого объединены с информационными входами первого регистра и подключены к информационным выходам сумматора, выход первого блока эле- 60 ментов И соединен с первым входом первого ключа, второй вход которого подключен к выходу второго блока элементов И, входы которого соединены с разрядными выходами счетчика, уп- g5 равляющий вход счетчика объединен со вторым управляющим входом сумматора и подключен к третьему выходу формирователя управляющих сигналов, четвертый выход которого соединен с первыми входами второго и третьего ключей, выход второго ключа подключен ко второму входу формирователя управля ющих сигналов, выход третьего ключа соединен с первым управляющим входом первого регистра, введены второй регистр и цифровой нуль-орган, при этом первая группа информационных входов цифрового нуль-органа объединена с соответствующими информационными входами второго регистра и подключена к разрядным выходам счетчика, вторая группа информационных входов цифрового нуль-органа соединена с информационными выходами второго регистра, первый управляющий вход которого объединен с третьим входом формирователя управляющих сигналов и подключен к выходу первого ключа, второй управляющий вход первого регистра объединен с четвертым входом формирователя управляющих сигналов и соединен с выходом цифрового нульоргана, управляющий вход которого подключен к пятому выходу формирователя управляющих сигналов, шестой выход которого соединен со вторым управляющим входом второго регистра, единичный и нулевой выходы младшего разряда которого подключены соответственно ко вторым входам второго и третьего ключей.

Кроме того, формирователь управляющих сигналов содержит генератор тактовых импульсов, генератор периодических импульсов, два триггера, четыре ключа, четыре элемента ИЛЙ, четыре элемента задержки, три элемента И, при этом выход первого элемента задержки подключен ко входам второго и третьего элементов задержки и к первому входу первого ключа, единичный выход первого триггера соединен с первым входом первого элемента И, второй вход которого объединен с первым входом второго элемента И, с первым входом второго ключа и подключен к нулевому выходу второго триггера, единичный выход которого соединен с первым входом третьего элемента И, второй вход которого объединен со вторым входом второго, элемента И и подключен к нулевому выходу первого триггера, выход второго элемента И соединен со вторым входом первого ключа, выход которого является вторым выходом формирователя, вход первого элемента задержки является первым входом формирователя, выход первого элемента ИЛИ соединен с единичным входом первого триггера, нулевой вход которого подключен к выходу

982014 второго элемента ИЛИ, первый вход которого объединен с первым входом третьего элемента ИЛИ и является вторым входом и третьим выходом формирователя, выход второго элемента задержки соединен со вторым входом второго ключа, выход которого подключен к первому входу четвертого элемента ИЛИ, выход которого является первым выхо дом формирователя, второй вход четвертого элемента ИЛИ объединен с первым входом первого элемента ИЛИ, с единичным входом второго триггера и соединен с выходом генератора тактовых импульсов, второй вход второго элемента ИЛИ является третьим входом формирователя, второй вход первого элемента ИЛИ объединен со вторым входом третьего элемента ИЛИ и является четвертым входом формирователя, выход третьего элемен"а задержки под- 2Р ключен к первому входу третьего ключа, второй вход которого соединен с выходом первого элемента И, выход третьего элемента И подключен к первому входу четвертого ключа, второй 25 вход которого соединен с выходом генератора периодических импульсов, выход четвертого ключа подключен ко входу четвертого элемента задержки и является четвертым выходом форми- Зр рователя, выход третьего ключа является пятым выходом формирователя, выход четвертого элемента задержки является шестым выходом формирователя. 35

На фиг.1 приведена блок-схема вычислителя, на фиг.2 — пример постро ения генератора импульсов.

Вычислитель содержит источник чисел выборки 1, сумматор 2, первый 4р регистр 3, формирователь управляющих сигналов 4, счетчик 5, первый и второй блоки элементов И 6 и 7, второй регистр 8, цифровой нуль-орган 9, первый, второй и третий ключи 10, 11 и 12 соответственно.

I, Формирователь управляющих сигналов содержит генератор тактовых импульсов (кнопка пуска) 13, триггеры

14 и 15, ключи 16-19, генератор периодических импульсов 20, элементы И

21, 22 и 23, элементы ИЛИ 24-27, элементы задержки 28-31.

Работа формирователя достаточно очевидна из блок-схемы и описания его функций, следует указать лишь состояния т и т триггеров 14 и 15 соответствейно в различных режимах работы:

Исходное состояние т„-о,. т =О, Режим А т=1, т=1, Режим Н т,=О, т =1, Режим Д т„=1, т,=о.

Источник чисел выборами 1 после каждого импульса, подаваемого на его 65 запускающий (управляющий) вход, соединенный с первым выходом формирователя 4, формирует на своих разрядных потенциальных выходах число х выборки (i=1>2, ...) в двоичном коде.

После окончания формирования числа х„-; возникает импульс на управляющем выходе источника, соединенном с первым входом формирователя 4. В качестве источника чисел выборки Может служить, например, цифровой измерительный прибор, преобразователь аналог — код и т.п., l

Сумматор 2 — это обычный двоичный сумматор с потенциальными входами и выходами. После импульса, поступающего на его первый управляющий вход, соединенный с управляющим выходом источника чисел выборки 1, сумматор прибавляет к своему содержимому число, присутствующее в это время на выходах источника 1. Он вычисляет величину 2

Регистр 3 является сдвиговым регистром. Импульс, поступающий на его первый управляющий вход с выхода цифрового нуль-органа 9, помещает в регистр 3 число и, находящееся в это вреМя в сумматоре 2. Импульс, поступающий на первый управляющий вход с выхода третьего ключа 12, сдвигает содержимое регистра на два разряда в сторону младших разрядов (в этом его отличие от регистра 3 прототипа).

Регистр 3 служит для приема величины и деления ее на число и=и =-2 2 путем k сдвигов на два разряда каждый в сторону младших разрядов.

Выход регистра 3 является выходом вычислителя. Формирователь управляющих сигналов 4 выполнен многорежимным, управляемым. В исходном состоянии импульсы на его выходах отсутствуют, после пуска возникает один импульс на первом выходе и генератор переходит в режим 4 (адаптации) — определения необходимой величины п. В этом режиме, получая импульс на первый вход, формирователь формирует импульс на втором выходе и затем, спустя некоторое время, очередной импульс на первом выходе (если он раньше не переведен в другой режим, в котором этот импульс уже не формируется).

Получив импульс на третий вход свидетельствующий об окончании работы в режиме Д,,т.е. о том, что величина -Гй определена, формирователь переходит в режим Н (накопления), отличающийся от предыцущего тем, что вместо импульсов на втором выходе начинают появляться (с некоторой задержкой) импульсы на пятом выходе.

После получения импульса на четвертом входе, свидетельствующего об окончании работы в режиме Н, т.е. о

982014 том, что величина g определена, формирователь переходит в режим А (деление). B этом режиме импульсы фиксированной частоты генерируются только на четвертом и шестом выходах.

Получив импульс на второй вход,, свидетельствующий об окончании работы в режиме Д (т.е. о том, что оценка вычислена), формирователь формирует импульс на третьем выходе и возвращается в исходное состояние.

1О

Устройство работает следующим об1разом.

B исходном состоянии сумматор 2, регистры 3 и 8 и счетчик 5 установлены в нуль, импульсы на выходах формирователя 4 отсутствуют. Число 7.+ выбранное из соображений требуемой точности, установлено на блоке элементов И 7 (например, если относительная погрешность определяется 2О согласно формуле (1), то выбирают

Z 7ъ- / (aZ, т.e. число 2 должно быть таким, чтобы при максимальном значении величины а величина (;С1 /а ) была равна минимальному значению и, обеспечивающему заданную относительную точность);

После запуска формирователя 4 он 30 генерирует импульс на первом выходе, в результате на счетчике 5 фиксируется единица, источник чисел выборки

1 формирует число хл, передает его в, сумматор 2 и сообщает о завершении 35 этих действий формирователю 4 импульсом, подаваемым на его первый вход.

Получив импульс на первый вход форУ мирователь 4 в дальнейшем формирует по одному импульсу на первом и вто- 4О ром выходах, и этот цикл повторяется до тех пор, пока увеличивающееся с ростом число и, фиксируемое сумматором 2, не начнет удовлетворять условию и 7(2. После этого блок k элементов И 7 начнет пропускать на

-первый вход первого ключа 10 импульсы со второго выхода формирователя 4.

Как только число, фиксируемое счетчиком 5, примет вид i=2, ключ

10 откроется и теперь очередной импульс со второго выхода формирователя

4, пройдя через блок 7 и ключ 10, поступит на первый управляющий вход второго регистра 8 и на третий вход формирователя 4. Регистр 8 зафиксирует число в=2 = /и, содержащееся при этом в счетчике 5, формирователь 4 перейдет в режим Й.

Если ш1, то первый же импульс с пятого выхода формирователя 4 прохо- @ дит через цифровой нуль-орган 9 и поступает, во-первых, на второй управляющий вход регистра 3, передавая в него содержимое Х„ сумматора 2, и, во-вторых, на четвертый вход форми- 65 рователя 4, который переходит в режим Д, формируя импульс на четвертом выходе, а затем — на шестом выходе.

Поскольку в рассматриваемом случае

m=2, ключ 11 открыт, а ключ 12 зао крыт, и импульс с четвертого выхода формирователя 4 поступает на второй. вход генератора 4. Получив этот импульс, генератор 4 формирует импульс на третьем выходе и возвращается в исходное состояние. В этом случае л а =х„и, следовательно, оценка (3) вычислена. Импульс с третьего выхода формирователя 4 установит в нуль сум матор 2 и счетчик 5.

Цифровой нуль-орган 9 пропускает на выход импульс, поступающий на его управляющий вход с пятого выхода формирователя 4 только в том случае, если кодовые комбинации, поступающие на первую и вторую группы его информационных входов, соединенных соответственно с выходами счетчика 5 и с выходами регистра 8, совпадают. Существенно, что вторая группа входов соединена особым способом: выход i-ro разряда регистра 8 соединен со входом

2i-ro H H -op H 9 (i=0,1, 2,...), на входы остальных его разрядов подан нулевой сигнал. В результате такого соединения совпадение кодовых комбинаций на обеих группах входов нуль-органа 9 (представляющего собой, по сути, блок элементов совпадения) означает, что число, содержащееся в счетчике 5, равно квадрату числа, содержащегося в регистре 8.

Если величина m, при которой появляется импульс на выходе ключа 10, больше 1, z.е. m=2+, k 7 О, работа в режиме Н продолжается до тех пор, пока не совпадут кодовые комбинации на обеих группах входов цифрового нуль-органа 9, т.е. пока не выполнено условие n=m - (g/à ), т ° е. Условие (4) с "запасом", обусловленным округлением m до числа вида 2

При выполнении этого условия импульс с выхода нуль-органа 9 передает величину .Г в регистр 3 и переводит формирователь 4 в режим Д . В этом режиме каждый импульс с четвертого выхода сдвигает содержимое регистра 3 на два разряда, а каждый импульс с шестого выхода — содержимое регистра 8 на один разряд в сторону младших разрядов (поскольку в>1, то ключ 11 закрыт, а ключ 12 открыт).

После того, как с шестого выхода формирователя 4 поступит К -1 импульс, в регистре 8 окажется зафиксированной единица в младшем разряде, т.е. ключ

11 откроется, а ключ 12 закроется, и очередной импульс с четвертОго выхода формирователя 4 поступит на его второй вход, свидетельствуя об

982014

10 окончании вычисления оценки (3) . В регистре 3 зафиксируется число 2и И, где n=2 =п 1 (/а), что и требуется согласно (4) .

Относительная погрешность вычислителя существенно меньше зависит от

5 оцениваемого значения, чем у известных устройств, оставаясь практически постоянной во всем его диапазоне, что позволяет повысить качество управления в стохастических системах широкого класса и получить благодаря этому положительный экономический эффект.

Формула изобретения

1. Адаптивный вычислитель оценки математического ожидания, содержащий источник чисел выборки, разрядные выходы которого подключены к информационным входам сумматора, первый управляющий вход которого объединен C первцм входом формирователя управляющих сигналов и соединен с управляющим выходом источника чисел выборки, 25 управляющий вход которого объединен со счетным входом счетчика и подключен к первому выходу формирователя управляющих сигналов, второй выход формирователя управляющих сигналов соединен с управляющим входом первого блока элементов И, информационные входы которого объединены с информационными входами первого регистра и подключены к информационным выходам 35 сумматора, выход первого блока элементов И соединен с первым входом первого ключа, второй вход которого подключен к выходу второго блока элементов И, входы которого соединены с 4р разрядными выходами счетчика, управляющий вход счетчика объединен со вторым управляющим входом сумматора и подключен к третьему выходу формирователя управляющих сигналов, чет- 45 вертый выход которого соединен с первыми входами второго и третьего ключей, выход второго ключа подключен ко второму входу формирователя управляющих сигналов, выход третьего ключа соединен с первым управляющим входом первого регистра, о т л и ч а юшийся тем, что, с целью повышения точности, в него введены второй регистр и цифровой нуль-орган, при этом первая группа информационных входов цифрового нуль-органа объединена с соответствующими информационными входами второго регистра и подключена к разрядным выходага счетчика, вторая группа информационных входов цифрового нуль-органа соединена с информационными выходами второго регистра, первый управляющий вход которого объединен с третьим входом

65 формирователя управляющих сигналов и подключен к выходу первого ключа, второй управляющий вход первого регистра объединен с четвертым входом формирователя управляющих сигналов и соединен с выходом цифрового нульоргана, управляющий вход которого подключен к пятому выходу формирователя управляющих сигналов, шестой выход которого соединен со вторым управляющим входом второго регистра, единичный и нулевой выходы младшего разряда которого подключены соответственно ко вторым входам. второго и третьего ключей.

2. Вычислитель по п. 1, о т л ч а ю шийся тем, что формирователь управляющих сигналов содержит .генератор тактовых импульсов, гене ратор периодических импульсов, два триггера, четыре ключа, четыре элемента ИЛИ, четыре элемента задержки, три элемента И, при этом выход первого элемента задержки подключен ко входам второго и третьего элементов задержки и к первому входу первого ключа, единичный выход первого триг" гера соединен с первым входом первого элемента И, второй вход которого объединен с первым входом второго элемента И, с первым входом второго ключа и подключен к нулевому выходу второго триггера, единичный выход которого соединен с первым входом третьего элемента И, второй вход ко" торого объединен со вторым входом второго элемента И и подключен к ну". левому выходу первого триггера, выход второго элемента И соединен со вторым входом первого ключа, выход которого является вторым выходом формирователя, вход первого элемента задержки является первым входом формирователя, выход первого элемен-. та ИЛИ соединен с единичным входом первого триггера, нулевой вход которого подключен к выходу второго элемента ИЛИ, первый вход которого объединен с первым входом третьего элемента ИЛИ и является вторым входом и третьим выходом формирователя, выход второго элемента задержки соединен со вторым входом второго ключа, выход которого подключен к первому входу четвертоГо элемента ИЛИ, выход которого является первым выходом формирователя, второй вход четвертого элемента ИЛИ объединен с первым входом первого элемента ИЛИ, с единичным входом второго триггера и соединен с выходом генератора тактовых импульсов, втОрой вход второго элемента ИЛИ является третьим входом формирователя, второй вход первого элемента ИЛИ объединен со вторым входом третьего элемента ИЛИ и является четвертым входом формирователя, выход третьего элемента задержки подключен к первому

982014

Фиг.1 входу третьего ключа, второй вход которого соединен с выходом первого элемента И, выход третьего элемента

И подключен к первому входу четвертого ключа, второй вход которого соединен с выходом генератора периодических импульсов, выход четвертого ключа подключен ко входу четвертого элемента задержки и является четвертым выходом формирователя, выход третьего ключа является пятым выходом о формирователя, выход четвертого элемента задержки является шестым выходом формирователя.

Источники информации, принятые во внимание при экспертизе

1. Мирский Г.Я.Аппаратурное определение характеристик случайных процессов. М., "Энергия", 1972, с. 54.

2. Авторское свидетельство СССР

Р 674036, кл. G 06 F 15/36, 1979 (прототип), 982014

Составитель Л. Григорьян

Редактор М.Петрова Техред К.Иыцьо Корректор С.Иекмар

Заказ 9713/69 . Тираж 731 Подписное

ВНИИПИ ГосУдарственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãîðîä, ул.Проектная, 4