Устройство для арифметической и логической обработки двоичных чисел

 

А.. И. Аспидов, B. В. Витер, А. В. Гурьянов, В. Д. йозВМ пижий,„

В, А. Мищенко и С. М. Терешко (72) Авторы взобретеиив

/ r. (7!) Заявитель (84) УСТРОЙСТВО ДЛЯ АРИФМЕТИЧЕСКОЙ

И ЛОГИЧЕСКОЙ ОБРАБОГКИ ДВОИЧНЫХ ЧИСЕЛ

Изобретение относится к вычислительной ,технике и может использоваться при построении устройств одновременного выполнения нескольких операций обработки двоичных чисел.

Известен управляемый функциональный модуль, который позволяет реализовать любые операции логической обработки трех двоичных чисел (1).

Недостатком известного устройства яв о ляется то, что оно не нзализует арифметической операции сложения. Это ограничива« ет область применения при построении арифметико-логических устройств.!

Наиболее близким к изобретению по технической сущности является устройство, содержащее в каждом разряде два мультиплексора, элементы И, ИЛИ и ИСКЛЮЧАЙ

ЮЩЕЕ ИЛИ. Управляющие входы мульти-щ

rmezcoyoa попарно объединены и подклю- чены к информационным входам разряда. а их информационные входы — к управляющим входам устройства. Выход первого

2 мультиплексора соединен с первыми входами первого и второго элементов И и первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а вторые -входы этих элементов подключены к выходу второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого подключены к первому и второму @ходам переноса разряда и входам третьего элемента И, выход которого соединен с первыми входамн третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и четвертого элемента И, вторые входы которых объединены с третьим входом второго элемента И и подключены к выходу второго мультиплексора. Выход четвертого элемента И соединен с третьим входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ н входом первого элемента ИЛИ, другой .вход которого подключен к входу четвертого элемента И, а его выход является выходом переноса. Входы второго элемента ИЛИ подключены K выхода м первого элемента И и-третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а его выход является выходом переноса.

3 9837

Данное устройство реализует путем настройки любые операции типа С = Fl(Xl, Х2,..., Х „) + F2(X1, Х2,..., Х ) + F3(X1, X2„... X ), где F (Xl, Х2, ..., Х ) - про-. извольная логическая функция от И входных 5 . сигналов f2).

Недостатками известного устройства являются сложность конструкции из-за сложности схем формирования выходных сигналов переноса,,а также низкое быстродействие. Низкое быстродействие объясняется воэможностью только последовательного распространения сигналов переноса между разрядами устройства, а так15 же задержкой сигнала переноса в каждом разряде на время до 4 т, где т — время задержки одного логического элемента.

Gab изобретения - упрощение и повышение быстродействия устройства для арифметической и логической обработки двоичных чисел.

Поставленная цель достигается тем, что в устройстве для арифметической и логической обработки двоичных чисел, каж25 дый разряд которого содержит мультиплексоры, элементы И, ИЛИ и ИСКЛКЗЧАЮЩЕЕ

ИЛИ, причем управляющие входы устройства подключены к информационным входам мультиплексоров данного разряда устройства соответственно, одноименные управляющие входы мультиплексоров данного разряда устройства полярно объединены и подключены к информационным входам устройства соответственно, выход первого мультиплексора подключен к первым входам первого элемента И и первого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом результата данного разряда устройства, второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к вы- 4О ходу второго элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, входы которого подключены к входам переноса данного разряда устройства, выход первого элемента И подключен к первому входу первого элемента ИЛИ, второй 45 вход которого подключен к выходу второго элемента И, а выход первого элемента ИЛИ является выходом первого сигнала переноса иэ данного разряда устройства, в каждом разряде выход второго мультиплексора5о является выходом второго сигнала переноса из данного разряда устройства, вход первого переноса данного разряда подключен к первому входу второго элемента И, второй вход которого подключен к выходу 55 второго элемента ИЛИ, входы которого подключены к выходу первого мультиплексора и к входу второго сигнала переноса

05 данного разряда устройства соответственно, второй вход первого элемента И .подключен к входу второго сигнала переноса данного разряда устройства.

На фиг. 1 изображена схема разряда устройства, на фиг. 2 — схема мультиплексора.

Устройство (фиг. 1) содержит мультиплексоры l и 2, элемент И 3, элемент

ИЛИ 4, два элемента 5 и 6 неравнозначности, блок 7 распространения сигнала переноса, выполненный в качестве примера на элементах И 8 и ИЛИ 9, информационные входы 10, две группы управляющих входов ll и 12, два входа 13 и 14 переноса, выход 15 результата и два выхода 16 и 17 переноса.

Схема мультиплексора (фиг. 2) содержит элементы И 18-25, ИЛИ 26, HE

27-о9, управляющие входы 30-32, информационные входы 33-40 и выход 41.

Одноименные управляющие входы мультиплексоров 1 и 2 попарно объединены и подключены к информационным входам 10 разряда, а их информационные входы подключены соответственно к группам управляющих входов 11 и 12. Выход мультиплексора 1 подключен к входам элементов

И 3, ИЛИ 4 и элемента 6 неравнозначности, выход которого является выходом

15 результата, à его другой вход подключен к выходу элемента 5 неравнозначности, входы которого подключены к входам 13 и 14 переноса. Другие одноименные входы элементов И 3 и ИЛИ 4. объединены и подключены к входу 14 переноса. Выход элемента ИЛИ 9 блока 7 распространения сигнала переноса является выходом 17 сигнала переноса из данного разряда, а входы элемента ИЛИ 9 подключены к выходу элемента И 3 и выходу элемента И 8, входы которого подклю» чены к выходу элемента И 4 и входу 13 переноса. Выход мультиплексора 2 является выходом 16 сигнала переноса as данного разряда.

Схема устройства работает следующим образом.

На информационные входы 10 подаются одноименные разряды операндов А, В

Ф э и С . На входы 13 и 14 переноса пода1 ются сигналы переноса E„. 1 и +1. „из предыдущего разряда. На группы уравляющих входов 11 и 12 подаются сигналы настройки соответственно Иl - И8 и И9 — И16.

С выходов 16 и 17 снимаются сигналы переноса в следующий разряд Е и Д, а с выхода 15 -сигнал результата операцйи R.

5 9

С помощью сигналов Иl — И16 устройство может быть настроено на выполнение любой операции типа R = Fl(A, В, С) +

+ F2(A, В, С} + РЗ(А, В, С). Для этого мультиплексор 1 должен быть настроен с помощью сигналов Иl-И8 на выполнение логической функции R =. Fl(A, В, С} +

+ F2 (А, В, С) + РЗ(А, В, С), а мульти- . плексор 2 с помощью сигналов И9-Иlб должен быть настроен на выполнение лоt гической функции E = Fl(A, В, С) ° F2(A, В, С) Ч Fl(A, В, С) ЕЗ(А, В, C)V F2(A, В, С) . ГЗ(А, В, С).

Для примера рассмотрим выполнение . операции R = А+В C+A, т.е. ° Fl(A, В, С) = А, F2(A, В, С) = В С, РЗ(А, В, С)=

= А.

Тогда мультиплексор 1 должен быть настроен на реализацию в нем логической функции R = А + ВС + А = (АВС <АВС) с А ч (АВС ч АВС) ° A = ABC V (A y B

«(А ВС) А = АВС У.ABC = ВС.

Мультиплексор 2 должен быть настроен на реализацию логической функции Е. =

= ABC А АВС = А. .Выходной сигнал переноса E., а также

t I сигнал Я не зависят от входных сигналов переноса Ел «q и DÄ у, а их значение определяется для любой заданной операции лишь набором входных переменных.

В каждом разряде фактически происходит суммирование пяти двоичных. переменных: Fl(A, В, С), F2(A, В, С), РЗ(А,,В, С), Е л и 9лл. В зависимости от значения этих переменных в схеме разряда возо следующие комбинации выалов результата R и перенодуюший разряд и Пл л..< во вторазряд схемы (т.е. перенос

).

4 можны тольк ходных с игн са П„ в сле рой старший через разряд

-ГГ

П, R

1 л

0 0 О 0 0

Как видно из левой части таблицы, 55 сигналы переноса П„ и П„ „z никогда не возникают одновременно. -Это позволяет представить перенос Пл л во второй стар. ший разряд двумя сигналами 3„и Е„в

0 0 1 0 0 1

0 1 0 0 1 0

0 1 1 0 1 l.

1 0 О 1 1 0

0 1 l 1 1

8З705 6 соседний старший разряд (см. правую часть таблицы). При этом сигнал E„ формируется в схеме разряда мультиплексором 2 в соответствии с логическим выражением

5 сигнала переноса цля случая сложения трех переменных (Fl, F2 и ГЗ), а сигнал р„. в схеме формируется следующим образом:

3„ — — р„.л PÄ v G„., где G; = R<- л Е„, а Рл

= RÄ.v E;.

Функции Ял и Р„формируются в схеме разряпа соответственно элементами ИЗ и

ИЛИ 4. Логическая же зависимость З„=

= )- P v G ° — есть условие распрострал-л t нения сигнала переноса р„ „ и описывает работу схемы сквозного переноса, реализованного в схеме разряда на элементах

И 8 и ИЛИ 9. Распространение сигнала р„.л между разрядами устройства может быть осуществлено и с помощью других известных схем распространения переносов, например схемами параллельного переноса.

Пусть, например, для рассматриваемой операции в разряде устройства А,; = В =

=C = 1, E q =Э л = 1. ТогдаF1; =

= А„= l F2+t= В„ С„- = 1, ГЗ.; = A

= 1. Значит Р1л + Г2,; + РЗ + D„«q +

+ Е.; z = 101<, т.е., как следует из левой части таблицы, П,; „= 1, П, = 0 и й,; = l. Найдем представление сигналов

П„ л и П через Е,; и D„. Имеем.:Я1 = R„

"Е„ = 1, так как Н,; = FQ + Г2,; + РЗ„=

= 1; Е.; = 1; Р„= RjvЕл = lv1 = 1.

Тогда D„ = Эл q Р„v G = 1. Следователь-, но, в схеме разряда устройства при заданной комбинации входных сигналов вмес.то выходного сигнала переноса П„ л выра». батываются два сигнала Е„и 5 -. Аналогично можно рассмотреть любые комбинации входных переменных разряда, I

Сложность схемы блока переноса в разряде данного устройства составляет четыре логических элемента (при сквозном раси пространении сигнала переноса ),; л ), блок переноса известного устройства содержит восемь логических элементов. Таким образом, выигрыш в оборудовании для одного

- разряда составляет четыре логических элемента. Кроме того, быстродействие предлагаемого устройства за счет соответствующего построения блока переноса выше, чем быстродействие известного устройства.

Это определяется тем, что сигнал Е зал висит только от переменньсх А„, B „ и С

1 и распространяется в схеме устройства только на вход (л+ 1)-го разряда. Сигнал же 9 является распространяющимся сигналом переноса, для межразрядной передачи

7 983 которого могут применяться любые схемы ускорения распространения переносов. Для й;разрядного .устройства в известном уст.ройстве время расйространения переносов составляет величину И 4т, а в предла аемом устройстве эта величина для схемы сквозного переноса опредепяется выражением

И2т, т.е, получаем выигрыш в быстродействии в два раза. !

Формула изобретения

Устройство для арифметической и логической обработки двоичных чисел, каждый,1 разряд которого содержит мультиплексоры, элементы И, ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ, причем управляющие входы устройства под,ключены к ин ормапионным входам мульти3 плексоров данного разряда устройства соот- 20

Йетственно, одноименные управляющие вхоДы мультиплексоров, данного разряда устрой.ства полярно объединены и подключены к информационным входам устройства соответ- ственно, выход первого мультиплексора под- >

-ключенк первым входам первого элемента

И и первого элемента ИСКЛЮЧАЮШЕЕ ИЛИ, вйхой которого является выходом резуль-. тата данного разряда устройства, второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ЗО

ИЛИ подключен к выходу второго элемен- i% Eg-) 705 8 та ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого подключены к входам переноса данного разряда устройства, выход первого элемента И подключен к первому входу первого элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, а выход первого элемента ИЛИ является вы- ходом первого сигнала переноса из данного разряда устройства о т л и ч а ю щ еe c я тем, что, с целью упрощения и. повышения быстродействия, в каждом разряде устройства выход второго мультиплексора является выходом второго сигнала переноса из данного разряда устройства, вход".первого переноса данного разряда подключен к первому входу второго элемента И, второй вход которого подключен к выходу второго элемента ИЛИ, входы которого подключены к выходу первого мультиплексора и к входу второго сигнала переноса данного разряда, устройства соответственно, второй вход цервого элемента

И подключен к входу второго сигнала переноса данного разряда устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

X 275524, кл. 5 06 F 7/00, 1970.

2. Авторское свидетельство СССР

¹ 842795 кл. G 06 Р 7/38, 1979 (прототип) .

983705 Ьг 2

Составитель В. Кайданов

Редактор А. Шишкина Техред Т.Маточка Корректор Г. Решетник

Заказ 9924/58, е, Тираж 73l Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4