Сумматор-вычитатель

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советским

Социалистических

Республик. н1 993254 (61) Дополнительное к авт. свид-вуР МК з . (22) Заявлено 17 ° 08. 81(21) 3329791,б18-24 с присоединением заявки М (23) Приоритет

G 06 F 7/50

Государственный комнтет

СССР но делам нзобретеннй н открытнй (53) УДК 681.325. .5(088.8) Опубликовано 30.0183. Бюллетень Мо 4

Дата опубликования описания 30. 01. 83

1=

1 . (72) Автор изобретения

A- A, Чудов. (71) Заявитель (5 4 ) СУИИАТОР-ВНЧИТАТЕЛЬ

Йзобретение относится К вычислительной технике и может быть использовано в арифметических устройствах

ЭВМ, обрабатывающих информацию как в -двоичном, так и в двоично-десятич«. ном коде.

Известен двоично-десятичный сумматор, позволяющий суммировать и вычитать числа в двончно-десятичном коде, содержащий двоичный четырехраэрядный сумматор, корректирующий сумматор и узел коррекции (1 ).

Недостатком сумматора являются ограниченные функциональные возможности, так как он не позволяет суммировать и вычитать двоичные числа в двоичном коде.

Известен однораэрядиый десятичный, сумматор-вычитатель, содержащий четырехраэрядный двоичный сумматор-вычитатель, трехразрядный корректирующий двоичный сумматор, четыре элемента

И и элемент ИЛИ. Данный сумматор поз.воляет производить суммирование и вычитание двоично-десятичных чисел в зависимости от сигнала на управля . кщих входах путем суммирования или вычитания двоичных кодов десятичных чисел и формирования корректирующего кода для выходного кода двоичногсг сумматора-вычитателя 1.2).

Однако одйоразрядный десятичный сумматор-вычитатель не позволяет суммировать и вычитать числа в двоичном коде.

Цель изобретения — расширение функциональных воэможностей сумма10 тора-вычитателя за счет возможности суммирования и вычитания как двоично-десятичных, так и двоичных чисел.

Поставленная цель достигается тем, что сумматор-вычитатель, содержащий четырехразрядный двоичный сум1> матор-вычитатель, трехразрядный корректирующий двоичный сумматор р четыре элемента И, элемент ИЛИ и элемент

НЕ, причем информационные входы четырехразрядного двоичного сумматоравычитателя соединены с входами сум-, матора-вычитателя, вход переноса (заема) подключен к,входу переноса (заема) сумматора«вычитателя, а управляющий вход подключен к управляющему входу вида операции сумматоравычитателя, к первому входу первого элемента И и к входу элемента НЕ, выход первого разряда четырехраэрядного двоичного сумматора-вычитателя соединен с выходом первого разряда

993254 сумматора-нычитателя, выход второго разряда соединен с первым входом первого разряда трехразрядного корректирующего двоичного сумматора и с первым входом второго элемента И, выход третьего разряда четырехразрядного двоичного сумматора-вычитателя соединен с первым входом второ- рого разряда трехразрядного корректирующего двоичного сумматора и с первым входом третьего элемента И, второй вход которого соединен с вторым входом второго элемента И, с первым нходом третьего разряда трехразрядного корректирующего двоичного сумматора и с выходом четвертого разряда четырехразрядного двоичного сумматора-вычитателя, выход переноса (заема) старшего разряда которого соединен с первым входом элемента ИЛИ, второй и третий входы которого подключены соотнетстненно к выходам второго и третьего элементов И, выход элемента ИЛИ соединен с выходом переноса (заема) сумматора-вычитателя, выход элемента НЕ подключен к первому входу четвертого элемента И, выход первого элемента И соединен с вторым входом второго разряда трехразрядноro корректирующего двоичного сумматора, выход четвертого элемента И со10

25 единен с вторым входом третьего разря 30 да трехразрядного корректирующего двоичного сумматора, выходы которого соединены с выходами второго третьЭ

его и четвертого разрядов сумматоравычитателя, введен также пятый элемент И, первый нход которого соединен с выходом элемента ИЛИ, второй вход соединен с третьими входами второго и третьего элементов И и подключен к управляющему входу режима 40 работы сумматора-нычитателя, а выход пятого элемента И соединен с вторыми входами первого и четвертого элементов И и с вторым входом первого

Разряда трехразрядного корректирующе- 45 го двоичного сумматора.

На чертеже приведена структурная схема сумматора-вычитателя.

Сумматор-вычитатель состоит из четырехразрядного двоичного сумматора-вычитателя 1, трехраэрядного корректирующего двоичного сумматора 2, элементов И 3-7, элемента ИЛИ 8 и элемента НЕ 9. Сумматор-вычитатель имеет минформационные входы 10 для подачи кодов операндов, вход 11 переноса (заема), управляющий вход 12 вида операции, управляющий вход 13 режима работы, информационные выходы 14 и выход 15 переноса заема.

Одноразрядный десятичный сумма- 60 тор-вычйтатель работает следующим образом.

На входы двоичного сумматора-вычитателя 1 поступают числа A и В и сигнал переноса П -1 (при сложе- б5 нии чисел A и В) или заема -1 (при(1 вычитании чисел A и В).

При наличии единичного потенциала на управляющем входе 12 осуществляется алгебраическое сложение чисел

A+B а при наличии нулевого потенциала — алгебраическое вычитание А-В.

При подаче чисел A и В в двоичнодесятичном коде на упранляющем входе 13 имеет место единичный потенциал. В этом случае на выходе двоичного сумматора-вычитателя 1 формируется сумма или разность входных чисел и двоичном коде, сигнал переноса, если сумма A+8 = 16-19 или сигнал заема, если разность A- †отрицательная.

Выходные сигналы с трех старших разрядон двоичного сумматора вычитателя 1 поступают на элементы.И 3 и 4.

На выходе элемента И 3 формируется сигнал переноса, если сумма A+B

10-11, а на выходе элемента И 4 формируется сигнал переноса, если сумма A+B = 12-15.

Для получения суммы или разности чисел в двоично-десятичном коде необ ходимо к результату, полученному на выходе двоичного сумматора-вычитате-, ля 1 прибавить О (0000), если сумма или разность равны 0-9, б (0110), если сумма равна 10-19 и 10 (1010), если разность отрицательная.

Для этого используется трехразрядный корректирующий двоичный сумматор 2, на первые входы которого поступают сигналы с трех старших разрядов двоичного сумматора-вычитателя 1, на вторые входы - коды трех старших разрядов чисел 0; б или 10.

Для формирования трех старших разрядув чисел О; б, 10 используется выходной сигнал переноса (заема) сумматора-вычитателя и сигнал управления СЛОЖЕНИЕ-ВЫЧИТАНИЕ.

Число 000 получается, если сигнал переноса П„. равен нулю. Число 011 формируется при сложении чисел (при единичном потенциале на входе 12) при наличии сигнала переноса П, а число 101 формируется при вычитании чисел (при нулевом потенциале на входе 12) и при наличии с игнала заема 3„.

При наличии нулевого потенциала на входе 13 производится подача чисел A и В в двоичном коде, при этом сигналом с входа 13 осуществляется блокировка формирования сигнала, когда сумма входных чйсел равна 10-15 и формируется сигнал коррекции выходного кода двоичного сумматора-нычитателя 2, равный О (0000) путем блокировки сигнала переноса (заема) сигналом со входа 13 с помощью элемента

И 5. Результат формируется н двоичном коде.

993254

Формула изобретения

Сумматор-вычитатель, содержащий четырехразрядный-двоичный сумматорвычитатель, трехразрядный корректирующий двоичный сумматор, четыре -элемента И, элемент ИЛИ и элемент НЕ, причем информационные входы четырехразрядного двоичного сумматора-вычитателя соединены с входами сумматоравычитателя, вход переноса (заема) подключен к входу переноса (заема) сумматора-вычитателя, а управляющий вход подключен к управляющему входу вида операций сумматора-вычитателя, к первому входу первого элемента И и к входу элемента НЕ, выход первого разряда четырехраэрядного двоичного сумматора-вычитателя соединен с выходом первого разряда сумматора-вычитателя, выход второго разряда соединен с первым входом первого разряда трехраз- рядного корректирующего двоичного сумматора и с первым входом второго элемента И, выход третьего разряда четырехраэрядного двоичного сумматора-вычитателя,соединен с первым входом второго разряда трехразрядного корректирующего двоичного сумматора и с первым входом третьего элемента

И, второй вход которого соединен.с вторым входом второго элемента И,, с первым входом третьего разряда трехразрядного корректирующего двоичного сумматора и с выходом четвер1/

Источники информации, принятые во внимание при экспертизе .

40 1. Авторское свидетельство СССР

9 813415, кл. G 06 F 7/50, 1978;

2. Авторское свидетельство СССР

9 690479, кл. G 06 F 7/50, 1975 (про-. тотип).

ВНИИПИ Заказ 479/65 Тираж 704 Подписное

Филиал ППП "Патент"; г.ужгород, ул.Проектная,4

Таким образом, введение в сумматор-вычитатель пятого элемента И позволяет с помощью одного устройства в зависимости or потенциала íà управляющем входе осуществлять сую ирование, вычитание как двоично-десятичных чисел, так и двоичных чисел, т.е. .расширить функциональные воэможности устройства. того разряда четырехразрядного двоичного сумматора-вычнтателя, выход переноса (заема) старшего разряда которого соединен с первым входом элемента ИЛИ, второй и третий входы которого подключены соответственно к выходам второго и третьего элементов И, выход элемента ИЛИ соединен с выходом переноса (заема) сумматора-вычитателя, выход элемента НЕ подклю10 чен к первому входу четвертого элемента И, выход первого элемента -И соединен с вторым входом второго разряда трехразрядного корректируmicro двоичного сумматора выход

15 четвертого элемента И соединен C вторым входом третьего разряда трехразрядного корректирующего двоичного сумматора, выходы которого соединены с выходами второго, третьего и

20 четвертого разрядов сумматора-вычи- тателя, отличающийся тем, что, с целью расширения функциональных возможностей путем возможности суммирования и вычитания как двоично25 десятичных, так и двоичных чисел, он содержит пятый элемент И, первый вход которого соединен с выходом элемента ИЛИ, второй вход соединен с третьими входами второго и треть30 его элементов И и подключен. к управляющему входу режима работы суммато- . ра-вычитателя, а выход пятого элемен,та И соединен с вторыми входами первого и четвертого элементов И и с 5 вторым входом первого Разряда трехразрядного корректирующего двоичного сумматора.