Устройство для обработки информации

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (iu993262 (6l ) Дополнительное к ввт. свнд-ву (22) Заявлено 11.09.81 (21) 3336542/18-24 с прнсоеднненнем эаявкн,% (23) Приоритет

Опубликовано 30.01.83. Бюллетень № 4

Дата опубликования описания 01.02.83 (51)М. Кд, C 06 Р 9/36

Гоауддротвеииый комитет (53) УДК 681.325 (088.8 ) йе делам изобретеиий и открытий (72) Авторы изобретения

f с

I т т» ,1

В. Н. Лаут, В. N Фельдман и А. Е. Ширай (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ

Изобретение относится к вычислитель ной технике и может быть использовано в системах обработки информационных массивов переменного формата данных.

Известны устройства для обработки

5 информации, работающие с коротким машинным словом (8,12 или 16 разрядов).

Для адресации ячеек оперативной памяти в таких устройствах используются внутримашинные программно доступные регистры (1 1.

Все ати устройства ведут обработку данных только в формате полного слова.

Наиболее близким по технической сун 15 ности к предлагаемому является устрой ство для обработки информации, содержа; щее оперативную память, коммутатор,, сумматор-сдвигатель, выходные алементы И и регистровую память; включающую 0 восемь регистров общего назначения. Но мер одного из восьми регистров определяется тремя битами, указанными в командном слове. Кроме того, еще три бита

2 команды указывают один из восьми способов адресации, которые используются при формировании исполнительных адре- сов операндов. Указанное устройство оперирует со словами (16 разрядов) и байтами (8 разрядов). Признак формата дачных (слово или байт) указывается в старшем разряде командного слова I. 2 1.

Использование данного устройства для обработки операндов с длиной меньше восьми разрядов становится малоэффективным. В частности, при обработке массивов цифровой информации (длина операн да - четыре разряда) или битовых маосивов такое устройство будет работать с меньшей производительностью при больших затратах оперативной памяти. Это связано с тем, что для peaasaauw в устройстве функций обработки цифровых и битовых массивов с помощью имеющегося набора команд необходмо написание спе аиальных программ, занимающих много места в оперативной памяти. Многократ йОЗМ

При этом блок считывания данных переменного формата содержит дешифратор, группу элементов HE и две группы элементов ИЛИ, причем входы элементов НЕ грутты соединены с информационным входом. блока, а первые. и вторые входы де шифратора подключены к первому и вто рому управляющим входам блока, управляющие входы элементов ИЛИ первой и второй групп соединены соответственно с первым и вторым выходами дешифратора, входы элементов ИЛИ первой группы 55 подключены к соответствующим выходам элементов НЕ группы„а нх выходы соединеиы с соответствующими входами эле3 ное выполнение этих программ значительно снижает производительность устройства.

Uemü изобретения - увеличение производительности при обработке полей данных переменного формата.

Поставленная цель достигается тем, что в устройство для обработки информа ции, содержащее блок оперативной памяти, блок элементов И, коммутатор, сумматор 16 и блок регистровой памяти, причем адресный вход и информационный выход блока оператив ой памяти подключены соответственно к адресному входу и информационному выходу устройства, выход блока элементов И соединен с выходом данных результата устройства, первый вход коммутатора подключен к выходу- блока регистровой памяти, а выход коммутатора соединен с входом сумматора, выход результата которого подключен к входам блока элементов И и блока регистровой памяти, введены блок считывания данных .переменного формата, блок записи данных переменного формата, регистр сдвига и дополнительный блок регистровой памяти, вход которого соединен с выходом результата сумматора, а выход - с первым входом коммутатора, вход регистра сдвига подключен к выходу переноса сумматора, 3О а выход — к первым управляющим входам блоков считывания и записи данных переменного формата, вторые управляющие входы и информационные входы которых соединены соответственно с выходом результата сумматора и входом данных переменного формата устройства, выходы блоков считывания и записи данных переменного формата подключены соответственно к второму входу коммутатора и ин- 4о формационному входу блока оперативной памяти.

2 4 ментов ИЛИ второй группй, выходы которых подключены к выходу блока.

Кроме того, блок записи данных переменного формата содержит дешифратор, группу элементов ИЛИ и регистр записи числа, входы которого соединены с выходами соответствующих элементов ИЛИ группы, а выходы подключены к выходу блока, первые и вторые входы дешифратора соединены с первым и вторым управляющими входами блока, а выход дешифратора подключен к уцравляющим входам элементов ИЛИ группы, входы которых соединены с информационным входом блока.

На фиг. 1 представлена структурная схема устройства для, обработки информации; на фиг. 2 — функциональная схема блока оперативной памяти; на фиг.3пример выполнения блока считывания данных переменного формата; на фиг.4пример выполнения сумматора; на фиг.5пример выполнения блока записи данных переменного формата.

Устройство для обработки информации (фцг. 1) содержит блоки, которые соединены с помощью двунаправленной общей шины 1. Устройство содержит блок

2 оперативной памяти, блок 3 считывания данных переменного формата, блок 4 элементов И, коммутатор 5, шестнадцатиразрядный сумматор 6, блок 7 шестнадцатиразрядной регистровой памяти, четерехразрядный регистр 8 сдвига, блок

9 записи данных переменного формата и дополнительный блок 10 шестнадцатиразрядной регистровой памяти. Блоки, обведенные на фиг..1 пунктирной линией, образуют процессор устройства.

Блок 2 оперативной памяти может быть выполнен, например, на микросхемах 565РУ1 и содержит (фиг. 2) ре гистр 11 адреса, дешифратор 12 строк, микросхемы 13 памяти, регистр 14 счи тывания числа. Блоки 7 и 10 регистровой памяти могут быть выполнены, например, на микросхемах 133РУ2. Блок 3 (фиг. 3) содержит дешифратор 15, группу элементов HE 16, группу элементов ИЛИ

17 и группу элементов ИЛИ 18. Коммутатор 5 может быть выполнен, например, на микросхемах 133КП5.

Сумматор 6 (фиг. 4) содержит регист ры 19 и 20 соответственно первого и второго операндов, выполненные на мик росхемах 133ИР1, собственно сумматор

21,выполненный на микросхемах 133ИМ2, н группу элементов ИЛИ 22. Блок 9 за» циси д нных переменного- формата (фиг. 5) содержит регистр 23 записи числа, дешифратор 24 и группу элементов ИЛИ25.

Устройство (фиг. 1) работает с тем. же набором и форматом команд, тто и 5 известное. Признак формата данных (слово нли часть слова), так же как и в известном устройстве, указывается в старщем разряде команды. В предлагаемомустройстве частью слова может быть не .- 0 только байт (как в известном устройстве), но также тетрада (четыре разряда) и бит, В случае выполнения команд без признака формата данных оно работает аналогично известному устройству. При этом блок 15

3 считывания данных переменного формата выполняет функции входных элементов И, связывающих процессор с двунаправленной общей шиной 1, а блок 9 записи данных переменного формата выполня- >0 ет фу жции буферного регистра блока опе» рагивной памяти.

Для адресации ячейки блока 2 оперативной памяти используется один из восьми регистров общего назначения блока регистровой памяти. Номер используемого регистра определяется тремя разрядами, указанными в адресной части командного слова. В случае выполнения устрой ством команд с признаком формата данных з0 для адресации ячейки блока оперативной памяти используется одна иэ восьми пар регистров, составленных нз ячеек блока 7 регистровой памяти и дополнительного блока 10 регистровой памяти. з5

Номер пары регистров, как и раньше, оп оеделяется тремя разрядаяи, указанными в адресной части командного слова. Процесс формирования исполнительного адреса состоит в сложении пары регистров в 40 сумматоре 6, при этом регистр блока регистровой памяти предварительно сдви» гается на определенное количество разрядов (1; 2 или 4), в зависимости от индекса, указанного в двух старших разря- 45 дах этого регистра. Индекс определяет, с кахой частью слова будет оперировать данная команда (байт, тетрада или бит}, и является служебной информацией, цоэтому в сложении регистров не участвует.

Сдвиг регистра блока 7 регистровой памяти осуществляется в сторону младших разрядов, поэтому, выдвинутые младшие разряды попадают в четырехразряд55 ный регистр сдвига. B результате сдвига и сложения тиры регистров формируется исполнительный адрес ячейки блока 2 оперативной памяти, состоящий из находящегося в сумматоре шестнадцатиразрядного адреса слова и находящегося в четырехразрядном регистре сдвига адреса части слова. Адрес слова поступает в регистр адреса блока оперативной памя ти, а адрес части слова - в блок 3 считывания данных переменного формата (при считывании из оперативной памяти) или. в блок S записи данных переменного формата (при записи в оперативную память) ° При выполнении устройством двухадресной команды, например пересылки (считывание-<запись), с указанием признака формата данных в блоке считывания данных переменного формата выделяется та часть слова, которая определена первым адресом команды; Она поступает через сумматор 6 в блок записи данных переменного формата и заносится в ту часть ячейки блока оперативной памяти, которая этим блоком выделена в соответствии с вторым адресом команды.

Здесь описан один из восьми вариан;тов адресации, которые используются при формировании испольнительных адресов операндов в устройстве. Номер варианта определяется (как в известном устройстве) тремя разрядами, указанными в адресной части командного слова. Формирование исполнительных адресов операндов в других вариантах аналогично описанному выше и всегда использует пару регистров, составленную из ячеек блока регистровой памяти и дополнительного блока регистровой памяти, кроме случая, когда операчд непосредственно находится в регистре блока 7 регистровой памяти.

Использование изобретения позволяет аппаратно реализовать в устройстве те функции, на которые в известном устройстве требовались значительные затраты оперативной памяти под специальные программы. Это дает возможность увеличить производительность устройства примерно на 30% и .настолько же сократить затраты оперативной памяти, объем дополнительного оборудования при атом составляет около 3%. Вместе с тем обеопечивается полная преемственность в системе команд устройства по отношению к известному устройству. формула изобретения

1. Устройство для обработки инфо мации, содержащее блок оперативной памяти, блок элементов И, коммутатор, 7 60326 сумматор и блок регистровой памяти, причем адресный вход и информационный выход блока оперативной памя и подключены соответственно. к адресному входу и информационному выходу устройства, выход блока элементов И.соединен с выходом данных резупьтата устройства, первый вход коммутатора подключен к выходу блока регистровой памяти, а выход коммутатора соединен с входом сум- 10 матора, выход результата которого подключен к входам блока элементов И и блока регистровой памяти, о т л и ч а ющ е е с я тем, что, с целью увеличения производительности при обработке полей 15 данных переменного формата, оно содержит блок считывания данных переменного формата, блок записи данных переменного формата, регистр сдвига и дополнительный блок регистровой памяти, вход кото- ге рого соединен с выходом результата сумматора, а выход - с первым входом коммутатора, вход регистра сдвига подклю.чен к выходу переноса сумматора, а выход — к первым управляющим входам бло- 2$ ков считывания и записи данных переменного формата, вторые управляющие входы и информационные входы которых соединены соответственно с выходом результата сумматора и входом данных перемен- щ ного формата устройства, выходы блоков считывачия и записи данных переменного формата подключены соответственно к вто4рому входу коммутатора и информационному входу коммутатора и информационному 3g входу блока оцеративной.памяти.

2. Устройство по и. 1, о т л и ч аю щ е е с я тем, что блок считывания данных переменного формата содержит

2 8 дешифратор, группу элементов НЕ и две группы элементов ИЛИ, причем входы элементов НЕ группы. соединены с информационным входом блока, а первые и вторые входы дешифратора подключены к первому и второму управляющим входам блока, управляющие входы элементов ИЛИ первой и второй групп: соединены соответ ственно с первым и вторым выходами дешифратора, входы элементов ИЛИ первой группы подключены к соответствующим выходам элементов НЕ группы, а их выходы соединены с соответствующими входами элементов ИЛИ второй группы, выходы которых подключены к выходу бло» ка.

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок записи данных переменного формата содержит дешифратор, группу элементов ИЛИ и регистр записи числа, входы которого соединены с выходами соответствующих элементов

ИЛИ группы, а выходы подключены к выходу блока, первые и вторые входы дешифратора соединены с первым и вторым ут равляющими входами блока, а выход дешифратора подключен к управляющим входам элементов ИЛИ группы, входы которых соединены с информационным входом блока. !

Источники информации, принятые во внимание при экспертизе

1. Соучек Б. Мини-ЭВМ в системах обработки информации. М., Мир", 1976, с. 269 285.

2. Патент США N 3614741, кл. 340-172.5, опублик. 1971 (прототип) .

993262

Составитель Г. Виталиев

Редактор В. Петраш Техред М.Коштура Корректор О. Билак

Заказ 480/66 .. Тираж 704 ГЬдпис нов

В НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раужскан наб., д. 4/5

Филиал ППП «Патент, г. Ужгород, ул. Проектная, 4