Формирователь сложной функции

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (ii> 995312

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву— (22) Заявлено07 ° 09. 81, (21) 3335828/18-21

РЦМ К з с присоединением заявки № (23) ПриоритетГосударственный комитет

СССР по делам изобретений н открытий

Н 03 К 13/02 (33) УДК 681."25 (088. 8) Опубликовано 0702ВЗ. Бюллетень ¹ 5

Дата опубликования описания 0-7. 02. 83

, 1,2,, T (72) Авторы изобретения.г 1",, A.В. Комаров и М.Э. Никольченко "

Р.

1"т

1 (71) Заявитель (54) ФОРМИРОВАТЕЛЬ СЛОЖНОЙ ФУНКЦИИ

Изобретение относится к аналогоцифровой вычислительной технике и может быть использовано в аналогоцифровых вычислительных комплексах и устройствах автоматики.

Известен преобразователь код " Фа;за, содержащий блок квадратурных напряжений, коммутатор опорных напряжений, ключи. которого управляются двумя старшими разрядами и-разрядного кода N, функциональные преобразователи, блоки умножения и двухвходовый бпок суммирования (1}.

Недостатком преобразователя является возможность преобразования сиг- 15 налов только синусоидальной формы..

Наиболее близким к предлагаемому является формирователь сложной функции, содержащий генератор тактовых ийпуль сов, триггер, элемент И, блок

Формирования адреса <в который входят переключатели с двоично-кодированными наборными дисками 81 — S3 и четыре преобраэоватеЛя- двоично-кодироваино- . го сигнала, в двоичный, основной счетчик, оперативный запоминающий узел, цифроаналоговый преобразователь, .блок управления, включающий триггер управления записью и триггер загрУзки адреса, блок формирования информации с пеРеключателями 84, S5g пРичем выход основного счетчика соединен с первым входом оперативного запоминающего узла, выход которого через цифроаналоговый преобразователь соединен с выходом устройства, второй и третий входы оперативного запоминающего узла соединены с первым выходом блока управления и с выходом блока формирования информации соответственно, первый выход триггера соединен с первым входом элемента И, выход которого соединен с первым входом основного счетчика, а второй и третий входы основного сч гчика соединены с выходами блока управления и блока Формирования адреса. соответственно, выход генератора тактовых импульсов соединен с вторым взводом элемента И (2) °

Недостатком известного устройства является невозможность реализации ре-. жима преобразователя код - фаза.

Цель изобретения — расширение функциональных возможностей устройи. ства.

Поставленная цель достигается тем, что в известный Формирователь, содержащий генератор тактовых импульсов, триггер, элемент И, блок Формирова"

995312 держки, перный блок 15 элементов И, второй блок 16 элементов И, блок 17 элементов ИЛИ,. элемент ИЛИ 18, элемент И-HF, 19, оперативный запоминающий узел (ОЗУ) б, цифроаналоговый преобразователь 7 (ЦАП), блок 8 управления (БУ) блок 9 формирования информации (БФИ), блок 11 установки наЖльного адреса (БУНА), дополнительный счетчик 12 (ДС), дискриминатор

13 (Д), Устройство функционирует в двух режимах: программирования ОЗУ б и преобразования код — фаза. Следует отметить, что первые нходы ОС 5 и

ДС 12 являются счетными, вторые входами синхронизации, а третьи - установочными. При этом единичное значение сигнала на входе синхронизации (высокий уровень) разрешает з анесение информации с установочных входов. Нулевое значение сигнала на входе синхронизации разрешает заполнение счетчика счетными импульсами.

Режим программирования ОЗУ б устанавливается нулевым сигналом на втором входе 21 устройства, При этом единичный сигнал на втором выходе Т 2 открывает нторой блок 16 элементов И и устанавливает ДС 12 в режим приема кода по третьему входу (установочному) из БУНА 11. Нулевой сигнал на первом выходе Т 2 закоынает элемент

И 3 и первый блок 15 элементов И. При этом блокируется поступление тактовых импульсов на первый (счетный) вход ОС 5 и запрещается передача кода с первого входа устройства 70.

Дальнейшая работа устройства не отлиЧается от работы прототипа в аналогичном режиме. Б БФА 4 устанавливается код адреса, который через открытый второй блок 16 элементов И и блок 17 элементов ИЛИ поступает на третий вход ОС 5. Прием этого кода в

ОС 5 синхронизируется импульсом, который с первого выхода БУ 8 через элемент ИЛИ 18 поступает на второй вход ОС 5. Необходимая информация, которая должна быть записана по выбранному адресу в ОЗУ 6, формируется н БФИ 9. Занесение информации н ОЗУ 6 синхронизируется сигналом Запись, который по второму выходу БУ 8 поступает на второй вход (запись/считынание) ОЗУ б. Режим преобразования код — фаза устанавливается единичным сигналом на втором входе 21 устройства.

На фиг. 1 показана функциональная схема устрой ст ва на Фиг . 2 — принципиальные схемы первого блока элементов И, второго блока элементов И и блока элементов ИЛИ.

Формирователь сложной Функции содержит генератор тактовых импульсов (ГТИ) 1, триггер (Т) 2, элемент И 3, блок 4 формирования адреса (БФА) 4, основной счетчик (ОС) 5, блок 14 заПри этом после прихода первого тактового импуль"a с ГТИ 1 на первом выходе Т 2 появляется единичный сигнал, который открывает элемент И 3, разрешая прохождение тактовых импульсов с выхода, блока 14 задержки на первый вход ОС 5, и подготавливает к открыванию первый блок 15 элементов И. ния адреса, основной счетчик, оператинный запоминающий узел, цифроаналоговый преобразователь, блок управления, блок формирования информации, причем выход основного счетчика соединен с первым входом оперативного 5 запоминающего узла, выход которого через цифроаналоговый преобразователь соединен с выходом устройства, второй и третий входы оперативного ,запоминающего узла соединены с первым о выходом блока управления.и выходом блока формирования информации соответственно, первый выход триггера соединен с первым входом элемента И, выход которого соединен с первым -вхо-)5 дом основного счетчика, дополнительно введены блок установки начального адреса, дополнительный счетчик, дискриминатор, блок задержки, первый и второй блоки элементов И, блок элементов ИЛИ, элемент ИЛИ, элемент

И-НЕ, причем генератор тактовых импульсов соединен.с первым входом дополнительного счетчика и через блок задержки с вторым входом элемента И, второй выход триггера соединен с вторым входом дополнительного счетчика, выход которого через дискриминатор соединен с первыми входами дополнительных первого блока элементов И и элементов ИЛИ, второй выход блока управления соединен с вторым входом элемента ИЛИ, выход которого соединен с вторым входом основного счетчика, при этом второй вход первого блока элементов И соединен с первым З5 выходом триггера, третий вход первого блока элементов И соединен с первым входом устройства, а выход — с первым входом блока элементов ИЛИ, первый вход второго блока элементов 40

И.соединен с вторым выходом триггера, второй вход — с выходом блока формирования адреса, а выход — с нторым входом блока элементов ИЛИ, второй вход устройства соединен с первым входом триггером и первым входом элемента И-НЕ, выход которого соединен, с вторым входом триггера, при этом второй вход элемента И-НЕ соединен с выходом генератора тактоных импуль-5» сов, а третьи входы дополнительного и основного счетчиков соединены с выходом блока установки начального адреса и выходом блока элементов ИЛИ соответственно.

995312

Нулевой сигнал на втором выходе Т 2, который появляется в момент времени закрывает второй блок 16 элементов И и открывает первый (счетный) вход ДС 12. ДС 12 хранит код Все единицы (который был в него занесен из БУНА 11), поэтому первый после смены режима импульс с выхода

ГТИ 1 сбрасывает его в О. . Нулевое состояние ДС 12 продлится до прихода второго после смены режима импульса с ГТИ 1.

В течение нулевого состояния ДС 12

Д 13 формирует единичный сигнал на своем выходе., который открывает первый блок 15 элементов И, обеспечивая S прохождение информации от первого входа 20 устройства (входы управления фазой выходного напряжения устройстаа) через первый блок 15 элементов И и блок 17 элементов ИЛИ на третий (установочный) вход ОС 5. Одновременно с этим сигналом на выходе Д 13 синхронизирует прием кода, который от первого входа 20 устройства поступает на третий вход ОС 5, прохо- 25 дя через элемент ИЛИ 18 на второй вход ОС 5; При этом блокируется действие первого после смены режима импульса на выходе блока 14 задержки, который через открытый элемент И 3 поступает на первый (счетный) вход

ОС 5.

Далее в течение 2" "(где n — число разрядов ДС 12) импульсов тактовой частоты устройство работает -ак 35 же, как прототип в режиме .воспроизведения сложной функции, т.е. тактовые импульсы с выхода блока 14 задержки увеличивают содержимое ОС 5.

При этом выбираются коды из после- 4Р довательно расположенных 2 ячеек

ОЗУ б, которые с помощью ЦАП 7 преобразуются в аналоговое напряжение.

После прохождения 2" импульсов тактовой частоты после смены режима работы на выходе Д 13 снова формируется единичный сигнал и начинается новый цикл работы преобразователя

Анализ работы преобразователя показывает, что в начале цикла преобразователя в ОС .5 заносится код адреса от первого входа 20 устройства, с которого начинается формирование выходного напряжения. Изменением кода на первом входе 20 устройства можно управлять фазой выходного напряжения в диапазоне 0-60О. Первый блок 15 элементов И, второй блок 16 элементов И и блок 17 элементов ИЛИ реализованы на двух- и трехвходовых элементах И-НЕ 22), 22Z,..., 22б, 231, 23Z,..., 23д- 24 1 242,. ° -., 24д (фиг. 2) .

Анализ принципа действия предлага- емого устройства показывает,что оно, сохраняя лучшие свойства прототипа 65 (возможность воспроизведения любой сложной функции с высокой точностью) обладает возможностями преобразователя код — фаза. Это свойство может использоваться для создания линейных и нелинейных аналого-цифровых и цифроаналоговых преобразователей с аналоговыми. величинами в виде напряжений переменного тока для связи с

ЦВМ, а также гибридных вычислительных устройств, обеспечивающих выполнение математических операций над цифрами и аналоговыми величинами в виде напряжения переменного тока.

В предлагаемом устройстве можно управлять фазой любой функции,;в то время как в известном - только гармонической. Кроме того, оно более технологично, поскольку состоит только из серийно изготавливаемых элементов (интегральных микросхем) счетчиков, дешифраторов, полупровод<никовых Зу и т.п. Известное устройство содержит дискретный преобразователь код — проводимость, воспроизводящий функцию специального вида, который серийно не выпускается. Линейность управляющей характеристики

:п,предлагаемого устройства выше, чем у известного, и ограничена только числом разрядов. дополнительно введенных блоков.

Формула из о брет ен ия

Формирователь сложной функциМ, содержащий генератор тактовых импульсов, триггер, элемент И, блок формирования адреса, основной счетчик,. оперативный запоминающий узел, цифроаналоговый преобразователь, блок управления, блок формирования информации, причем выход основного счетчика соединен с первым входом оперативного запоминацщего узла, выход которого через цифроаналоговый преобразователь соединен с выходом устройства, второй и третий входы оперативного запоминающего узла соединены с первым выходом блока управления и выходом блока формирования информации соответственно, первый выход триггера соединен с первым входом элемента И, выход которого соединен с первым входом основного счетчика, о тл и ч а ю шийся тем, что, с целью расширения функциональных воэможностей, в него дополнительно введены блок установки начального адреса дополнительный счетчик, дискриминатор, блок задержки, первый и второй блоки элементов И, блок элементов

ИЛИ, элемент ИЛИ, элемент И-НЕ,. при" чем генератор тактовых импульсов соединен с первым входом дополнительного счетчика и через блок задержки с вторым входом элемента И, второй

995312 выход триггера соединен с вторым входом дополнительного счетчика, выход которого через дискриминатор соединен с первыми входами первого блока элементов И и элемента ИЛИ, второй выход блока управления соединен с вторым входом элемента ИЛИ, выход которого соединен с вторым входом основного счетчика, при этом второй вход первого блока элементов И, соединен с первым выходом триггера, третий вход первого блока элементов

И соединен с первым входом устройства, а выход — с первым входом блока элементов ИЛИ, первый вход второго блока элементов И соединен с вторым выходом триггера, второй вход — с выходом блока формирования адреса, а выход — с вторым входом блока элементов ИЛИ, второй вход устройства соединен с первык входом триггера и первым входом элемента И-НЕ, выход которого соединен с вторьм входом триггера, при этом второй вход элемента И-HE соединен с выходом гене5 ратора тактовых импульсов, а третьи входы дополнительного и основного счетчиков соединены с выходами блока установки начального адреса и выходом блока элементов ИЛИ соответст1О венно.

Источники информации, принятые во внимание при экспертизе

1. Смолов В.Б, и Чернявский Е.A

Гибридные вычислительные устройства

35 с дискретно управляемыми параметрами. М., Машиностроение, 1.977, рис. ЧХ 34.

2. Электроника, 1978, Р 1, с. 77-78.

995312 иг.

Составитель A. Старостина

Техред М. Надь . Корректор М. Демчик

Редактор В. Петраш

Филиал ППП Патент ° ., г. Ужгород, ул. Проектная, 4

Заказ 670/45 Тираж 934 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5