Устройство для обслуживания обращений

 

О П И С А Н И Е (щ999055

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (6) ) Дополнительное к авт. свид-ву— (22) Заявлено 03.07.81 (21)3317635/18-24 с присоединением заявки М (23) Приоритет (5i}N. Кл.

G 06 F 9/46

Гввударсткеикык N4MNToT

CCCP ав яа4кн . вмврикия» и вткрытий (53) УД3(681. .325(088.8) Опубликовано 23.02.83. Бюллетень М 7

Дата опубликования онисання 23.02.83 (72) Авторы изобретения

В. Э. Вершков, Л. П. Головина и Т (7l) Заявитель

4 (54) УСТРОЙСТВО ДЛЯ ОБСЛУЖИВАНИЯ ОБРАЩЕНИЙ

Изобретение относится к вычислительной технике, в частности к устройствам обработки обращений, и может быть использовано в коммутаторах внутреннего интерфейса в многопроцессорных вычислительных системах.

Известно устройство, содержащее регистры, триггеры занятости регистров, элементы И, ИЛИ 1 ).

Недостатком этого устройства является низкое быстродействие, так как обслуживани регистров осуществляется только после того, как обслужится канал с наивысшим прио- . ритетом.

Наиболее близким к предлагаемому изобретению по технической сущности и достигаемому положительному эффекту является устройство для обслуживания запросов в порядке поступления, содержащее элементы И, группы элементов И, регистры, элементы ИЛИ, триггеры занятости 23.

Недостатком данного устройства является низкая пройзводительность.

Целью изобретения является повышение производительности.

Поставленная цель достигается тем, что в устройство для обслуживания обращений, содержащее четыре регистра, четыре триггера занятости, два элемента ИЛИ, четыре элемен1О та И, первые входы которых соединены соответственно с нулевыми выходами с первого по четвертый триггеров занятости, введены общий триггер очереди, первый и второй триггеры очере15 ди, семь элементов 2И-ИЛИ НЕ, десять элементов И-НЕ, синхронизатор, третий элемент ИЛИ, четыре буферных усилителя, выходы которых соединены соответственно с управляющими входами . о Регистров, информационные входы кото зых соединены с информационным входом устройства, тактовые входы регистров соединены соответственно с входами конца обслуживания устройства и с

20

2И-ИЛИ-НЕ, и с первым входом третьего элемента ИЛИ, выход которого сое4О динен с четвертым входом седьмого элемента 2И-ИЛИ-НЕ, второй вход третьего элемента ИЛИ соединен с четвертым входом шестого элемента 2И-ИЛИ-НЕ с входом четвертого элемента И-НЕ,i с

45 четвертым. входом первого элемента

И-НЕ и с выходом четвертого буферного усилителя, выход первого элемента ИЛИ является сигнальным выходом устройства, выходы первого, 50 второго третьего и четвертого ре5 гистров являются информационными выходами устройства.

Кроме того, синхронизатор содержит два элемента И-НЕ, элемент НЕ, элемент И и два триггера, причем первый вход синхронизатора соединен с первым входом элемента И, выход которого соединен с первым входомпервого элемента И-НЕ и с R-входом

3 999 нулевыми входами триггеров занятости, единичные входы которых соединены с выходами соответственно первого, второго, третьего и четвертого элементов И-НЕ, единичный выход первого триггера занятости соединен с первым входом первого элемента 2ИИЛИ-НЕ, с первым входом пятого. элемента И-НЕ и с первым входом шестого элемента И-НЕ, второй вход которого соединен с единичным выходом второго триггера занятости, со вторым входом пятого элемента И-НЕ и с первым входом второго элемента 2И- .

ИЛИ-НЕ, второй вход которого соединен с первым входом третьего алев мента 2И-ИЛИ-HE и с нулевым выходом первого триггера очереди, единичный вход которого соединен с .выходом третьего элемента 2И-ИЛИ-НЕ, единичный выход первого триггера очереди соединен со вторыми входами первого и третьего элементов 2И-ИЛИ-НЕ, единичный выход третьего триггера занятости соединен с первым входом четвертого элемента 2И-ИЛИ-НЕ, с ,третьим входом пятого элемента И-НЕ и с первым входом седьмого элемента И-НЕ, второй вход которого соединен с единичным выходом четвертого триггера занятости с четвертым входом пятого элемента И-НЕ и с первым входом пятого элемента 2И-ИЛИ-НЕ второй вход которого соединен с первым входом шестого элемента 2И-ИЛИНЕ и с нулевым выходом второго триггера очереди, единичный вход которого соединен с выходом шестого элемента 2И-ИЛИ-НЕ, единичный выход второго триггера очереди соединен со вторыми входами четвертого и шестого элементов 2И-ИЛИ-НЕ, вторые входы первого и второго элементов

И соединены между собой и с выходом восьмого элемента И-НЕ; первый вход которого соединен с выходом седьмого элемента И-НЕ, второй вход восьмого элемента И-НЕ соединен с первым входом седьмого элемента

2И-ИЛИ-НЕ и с единичным выходом общего триггера очереди, единичный вход которого соединен с выходом седьмого элемента 2И-ИЛИ-НЕ, нулевой выход общего триггера очереди соединен со вторым входом седьмого элемента 2И-ИЛИ-НЕ и с первым входом девятого элемента И-НЕ, второй вход которого соединен с выходом шестого элемента И-НЕ, выход

055 4 девятого элемента И-HE соединен с первыми входами третьего и четвертого элементов И, выходы элементов

И с первого по четвертый соединены соответственно с третьим и четвертым входами соответственно второго, первого, пятого и четвертого элементов 2И-ИЛИ-НЕ, выходы которых соединены с управляющими вхо10 дами буферных усилителей с первого по четвертый информационные входы которых соединены между собой и с выходом синхронизатора, первый вход которого соединен с выходом пятого элемента И-НЕ, второй вход синхронизатора соединен с входом сигнала сопровождение информации устройства, третий вход синхронизатора соединен с тактовым входом устройства,. выход первого буферного усилителя соединен с первым входом первого элемента ИЛИ с входом первого элемента И-НЕ с третьим входом третьего элемента, 2И-ИЛИ-НЕ, с первым входом второго элемента ИЛИ, выход которого соединен с третьим входом седьмого элемента 2И-ИЛИ-НЕ, второй вход второго элемента ИЛИ соединен с четвертым входом третьего элемента 2И-ИЛИ-НЕ, с входом второго элемента И-НЕ, со вторым входом первого элемента ИЛИ и с выходом второго буферного усилителя, выход третьего буферного усилителя соединен с третьим входом первого элемента .ИЛИ, с входом третьего элемента И-НЕ, с третьим входом шест го элемента

99055 4

1Е

5 . 9 первого триггера, нулевой выход которого соединен со вторым входом первого элемента И-НЕ, третий вход которого через элемент НЕ соединен с третьим входом синхронизатора, и. с первым входом второго элемента

И-НЕ, выход которого соединен с выходом синхронизатора, с S-входом первого триггера и с С-входом второго триггера, единичный выход которого соединен со вторым второго элемен та И-ИЕ, нулевой выход второго триггера соединен с со своим 0- входом, S- вход второго триггера соединен с выходом первого элемента И-НЕ, второй Вход синхронизатора соединен со вторым входом элемента И.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 — блоксхема синхронизатора.

Устройство содержит общий триггер 1 очереди, триггеры 2 и 3 очереди, триггеры 4-7 занятости, элементы И-НЕ 8-11, элементы И 12-15, элементы 2И-ИЛИ-НЕ 16-19, буферные усилители 20-23, регистры 24-27, элементы ИЛИ 28 и 29, элементы ,2И-ИЛИ-НЕ 30-32, элементы И-НЕ 33.36, синхронизатор 37, элемент

И-НЕ 38, элемент.ИЛИ 39, вход 40 сигнала -сопровождения информации устройства, тактовый вход 41 устройства, входы 42-45 конца обслужи. вания устройства, информационный вход 46 устройства, сигнальный

:выход 47 устройства, информационные выходы 48-51 устройства.

Синхронизатор содержит элемент

И 52, элемент НЕ -53, элемент И-НЕ 54, триггеры 55 и 56, элемент И-НЕ 57.

Устройство работает следующим образом.

В устройстве имеются две группы регистров, первая содержит регистры

24 и 25, вторая - регистры 26 и 27.

Общий триггер 1 очереди управляет записью информации соответственно в эти регистры, причем сигнал с его нулевого выхода разрешает производить запись в регистры 24 и 25, а с единичного выхода в регистры 26 и 27.

Выбором конкретного регистра в первой группе управляет первый триг-гер 2 очереди, сигнал с его нулевого выхода разрешает запись в регистр

2; а с единичного выхода - в, регистр

25. Аналогично, второй триггер очереди 3 управляет записью информации во второй группе регистров, причем сигнал с его нулевого выхода разрешает запись в регистр 26, а с единичного выхода - в регистр 27.

В работе устройства можно выделить четыре состояния:

Состояние .А - все регистры устройства свободны.

Состояние Б - свободны по одному регистру в каждой группе, при этом: а) свободный регистр находится первым в очереди на абонирование; б) очередь свободного регистра не

15 является первой.

Состояние  — свободен только один регистр.

Состояние Г- все регистры заняты.

Рассмотрим подробнее работу уст20 ройства в этих состояниях.

В состоянии А устройство работает следующим образом.

В исходном состоянии регистры

24-27.. не содержат информации. Триг25 геры 1-3 очереди, триггеры 4-7 занятости находятся в нулевом состоя" нии, при этом запись информации разрешена только в первый регистр первой группы.24, так как на выходе

5р .элемента 2И- ИЛИ-НЕ 16 имеет место низкий уровень, на выходах остальных элементов 2И-ИЛИ-НЕ 17-19высокий уровень, который поступает на управляющий вход буферного усилителя 20,что разрешает прохождение сигнала, поступающего на его информационный вход.

При возникновении обращения в устройство на информационные входы его всех четырех регистров 2427 с входа 46 поступает потенциальный код информации, а с .входа 40сигнал ее сопровождения. В устройстве данный сигнал поступает на второй вход синхронизатора 37, на первом входе-которого имеет место разрешающий сигнал с выхода .элемента И-НЕ 38 (в этой ситуации на всех входах этого элемента имеются сигналы низкого уровня с единичных выходов триггеров 4-7 занятости). При прохождении на третий вход синхронизатора 37 соответствующего тактового импульса, который поступает с входа 41, синхрониза55 тор 37 выдает сигнал высокого уровня на информационное входы первого, второго, третьего и четвертого усилителей 20-23. При этом управляt

7 999055

20 ющие входы этих усилителей управляются следующим образом.

На первом и втором входах элемента И -НЕ ll имеют место низкие уровни (единичные выходы триггеров 6 и

7 занятости) -поэтому с выхода элемента 11 высокий уровень поступает на первый вход элемента И-НЕ 9, на втором входе которого низкий уровень (единичный выход общего триггера 1 очереди). С выхода элемента

И 12 высокий уровень поступает на вторые входы первого 12 и второго 13 элементов И. На первом входе элемента И 12 имеет место высокий . уровень (нулевой выход триггера занятости 4 ). С выхода элемента И 12 высокий уровень поступает на второй и третий входы элемента 2И-ИЛИНЕ 16, на первом входе которого имеет место высокий уровень (нулевой выход первого триггера очереди 2), на четвертом входе — низкий уровень (единичный выход триггера занятости 5). Таким образом, с выхода элемента 2И-ИЛИ-НЕ низкий уровень поступает на управляющий вход буферного усилителя 20, что разрешает прохождение сигнала, выра-ботанного, синхронизатором 37, на выходе данного усилителя, Данный сигнал высоким уровнем поступает на управляющий вход регистра 24, что производит запись информации, которая имеет место в этот момент времени на информационном входе регистра 24. С выхода 48 этого регистра информация поступает далее на выход устройства.

Буферные усилители 21-23 находятся в закрытом состоянии, так как на

40 их управляющих входах имеют место сигналы высокого уровня (с выходов исполнительных элементов 17- 19).

Одновременно сигнал с выхода буферного усилителя 20 поступает на эле45 мент И-НЕ 33, где данный сигнал инвертируется и по заднему фронту устанавливает триггер 4 в единичное состояние, что фиксирует наличие информации в регистре 24; на вход элемента 2И-ИЛИ-НЕ 31, на первом входе которого имеет место высокий уровень (нулевой выход триггера очереди 2), что разрешает прохождение сигнала на выход этого элемента 31. Данный сигнал (низкий уровень) задним фронтом устанавливает триггер 2 очереди в единичное состояние, что снимает очередь- на запись в регистр 24; на первый вход элемента ИЛИ 28, проходя через который, сигнал поступает на второй вход элемента 2И-ИЛИ-HE 30

При этом на первом входе этого элемента имеет место сигнал высокого уровня (с нулевого выхода общего триггера 1 очереди). Соответственно сигнал проходит на выход этого элемента и по заднему фронту устанавливает общий триггер 1 очереди в единичное состояние, что снимает очередь на запись информации с первой группы регистров и устанавливает очередь на запись во вторую группу; на первый вход элемента ИЛИ 39, сигнал с. выхода этого элемента 47, сообщая о выполнении записи информации в регистр, свидетельствует об освобождении магистрали и возможности ее занятия следующим обращением.

Информация, записанная в регистр

24, адресуется одному из модулей

ЗУ, При этом, если ЗУ, к которому адресовано обращение, оказалось в данный момент времени свободным, то одновременно с выдачей ему информации будет выработан сигнал "Считывание .произошло", который поступит с входа 42. Если же ЗУ занято, то записанная в регистр 24 информация будет оставаться в нем до тех пор, пока данное ЗУ не освободится. Сигналом "Считывание произошло", поступающим по входу 42, триггер 4 занятости устанавливается в нулевое состояние.

Однако, независимо от того, будет или нет считана информация из регистра 24, следующее поступающее обращение будет записано во вторую группу регистров, а именно во второй регистр 26, так как триггер

1 очереди и второй триггер 3 очереди, которые находятся соответственно в единичном. и нулевом состоянии, разрешают производить запись в этот регистр. Запись информации производится также по сигналу высокого уровня, который поступает с выхода буферного усилителя 22 на управляющий вход регистра 26, Одновременно данный сигнал поступает на следующие элементы.

1, На элемент И-НЕ 35, где данный сигнал инвертируется и по заднему фронту устанавливает триггер 6 в единичное состояние,что фиксирует нали-.чие информации в регистре?6.

99055

10 5.1Ф

20

35

9 9

2. На второй вход элемента

2И-ИЛИ-HF. на входе которого имеет место высокий уровень нулевой выход второго триггера 3 очереди ) . С выхода элемента 32 сигнал низкого уровня устанавливает триггер 3 очереди в .единичное состояние, что снимает очередь.на запись информации в регистр 26 и устанавливает очередь на запись в регистр 27.

3. На второй вход элемента ИЛИ 29 проходя через который сигнал поступа ет на третий вход элемента 2И-ИЛИНЕ 30. При эгом на четвертом вхо— де элемента 30 имеет место сигнал высокого уровня (с единичного выхода общего триггера 1 очереди ). Сигнал проходит на выход элемента 30 и по заднему фронту устанавливает об щий триггер 1 очереди в нулевое состояние, что снимает очередь на запись информации с второй группы регистров и устанавливает очередь на запись. в первую группу.

4. На четвертый вход элемента

ИЛИ 39. Сигнал с выхода 47 подается на выход устройства, сообщая о том, что магистраль свободна.

Информация, записанная в регистр

26, с выхода 50 поступает в модуль

ЗУ.

Следующая запись информации byдет произведена в регистр первой . группы - регистр 25 — высоким уровнем, поступающим с выхода буферно- го усилителя 21 на управляющий вход регистра 25.

Одновременно сигнал с выхода буферного усилителя 21 поступает на следующие элементы:

1. На элемент И-НЕ 34 устанавливая триггер 5 в единичное состояние.

2 . На третий вход элемента ,2И-ИЛИ-НЕ 31, на четвертом входе

,которого имеет место высокий ypol вень (единичный выход триггера 2 очереди), Данный сигнал задним фрон= том устанавливает триггер 2 очереди в нулевое состояние, что снимает очередь на запись информации в регистр 25 и устанавливает очередь на запись в регистр 24.

3.На второй вход элемента ИЛИ 28, устанавливая триггер 1 очереди в единичное состояние.

Следующая запись информации будет произведена в регистр 27 второй группы высоким уровнем с выхода буферного усилителя 23, поступающим на у правляющий вход ре гис тра 27 .

Данный сигнал поступает одновременно на элемент И-НЕ 36, устанавливая триггер Ь в единичное состояние; на третий вход элемента 2И-ИЛИ-НЕ 32, на четвертом входе которого имеет место высокий уровень (единичный выход триггера 3 очереди}. Данный сигнал (низкий уровень) задним фронтом устанавливает триггер очереди 3 в нулевое состояние; на первый вход элемента ИЛИ 29, устанавливая триrсер очереди в нулевое состояние; на четвертый вход элемента ИЛИ 39.

Информация, записанная в регистр

27, с выхода 51 поступает в модуль ЗУ.

Таким образом, в рассмотренном состоянии работы устройства соблюдается строгая очередность записи обращений в регистры.

В состоянии Б, в котором имеется по одному свободному регистру в каждой группе, устройство работает. следующим образом.

Рассмотрим случай, когда свободный регистр находится первым в очереди на абонирование.

Например,в первой группе свободен регистр 24, во второй групперегистр 27, причем запись информации произошла в регистр первой группы— в регистр 25. Следовательно, общий триггер 1 очереди находится в единичном состоянии, т.е. разрешает производить запись информации в регистр второй группы. Во второй группе последнее обращение записано в регистр 26, поэтому высоким уровнем с выхода буферного усилителя 22 через элемент 2И-ИЛИ-НЕ 32 триггер 3 устанавливается в единичное состояние, что разрешает производить запись информации в свободный регистр 27.

После завершения записи общий триггер 1 очереди снова устанавливает очередь на зались в первую группу регистров. Так как в первой .группе

5Е последняя запись производиФся в регистр 25, то сигнал высокого уров,ня через элемент 2И-ИЛИ-НЕ 31 устанавливает первый триггер 2 очереди в нулевое состояние, что разрешает производить запись информации в свободный регистр 24, Таким образом, в рассмотренном случае работы устройства также соблюдается очередность записи заявок в регистры.

999055

Рассмотрим случай, когда очередь свободного регистра не является первой.

Пусть свободными остаются регистры .24 и 27, последняя запись инфор- 5 мации произошла в регистр первой груп пы, поэтому общий триггер.1 очереди установлен в единичное состояние, что разрешает производить запись во вторую группу. Второй триггер 1

3 очереди находится в нулевом состоянии, т.е. разрешает производить запись в регистр 26, но он занят. Тогда происходящее обращение записывается в свободный регистр второй группырегистр 27 ° Рассмотрим это подробно.

На первом и.втором входах элемента

И-ЙЕ 10 имеют место уровни (единичные выходы триггеров 4 и 5 занятос- .. ти), С выхода этого элемента высокий уровень поступает на первый вход элемента И-НЕ 8, на втором входе которого низкий уровень (нулевой выход общего триггера 1 очереди),поэтому сигнал высокого уровня приходит на 23 вторые входы третьего 14 и четвертого 15 элементов И. На первом входе элемента И 15 имеет место высокий уровень (нулевой выход триггера 7 занятости). Следовательно, с выхода 30 элемента И 15 высокий уровень поступает на второй и .третий входы элемента 2И-ИЛИ-НЕ 19, на первом входе которого имеет место низкий уровень (единичный выход триггера 3 очереди)„ 3> а на четвертом входе- высокий уровень

1единичный выход триггера 6 занятости)Таким образом,с выхода элемента

2И-ИЛИ-НЕ 19 низкий уровень поступает на управляющий вход буферного уси- 4в лителя 23, что разрешает прохождение сигнала, выработанного .синхронизатором 37, который, проходя через элемент 23, поступает высоким уровнем на тактовый вход регистра 27. Значит запись информации произошла в этот свободный регистр 27.

Сигналом "Считывание произошло", который поступает с входа 45, триггер 7 занятости устанавливается в нулевое состояние.

Аналогично сигналами с входов 43 и 44 "Считывание произошло" триггеры

5 и 6 занятости также устанавлива,ются в нулевое состояние.

1акое занятие регистров в группах осуществляется за счет того, что. в устройстве имеются элементы И !215, которые учитывают очередь группы и занятость самого регистра; поэтому, если в каждой группе имеется по одному свободному регистру, а очередь например, второй группы, то приходящее обращение будет записано в свободный регистр этой второй группы, хотя внутри группы не его очередь, что сохраняет очередность абонирования регистров на уровне групп.

Рассмотрим работу устройства в состоянии В, в котором свободен только один регистр. В данном состоянии для повышения производительности обращений осуществляется внеочередное або" нирование регистров. Происходит это за счет того, что в устройстве имеются элементы И-НЕ 8 и 9, которые учитывают очередь на запись информации одной группы и занятость регистров в другой группе. Таким образом, в данном состоянии будут анализироваться занятости регистров, как между группами, так и внутри группы.

Рассмотрим работу в этом состоянии более подробно.

Пусть в регистрах 2Ф-26 имеется информация, т.е. эти регистры еще не были освобождены. Последним занимался регистр второй группы, поэтому общий триггер 1 очереди находится в нулевом состоянии. Во второй группе последняя запись производится в регистр 27, поэтому второй триггер 3 очереди находится также в нулевом состоянии. Триггеры 4-6 занятости находятся в единичном состоянии, а триггер 7 занятости - в нулевом состоянии. На первый вход элемента

И-HE 8 поступает низкий уровень, свидетельствующий о занятости регистров первой группы, на втором входе имеет место высокий уровень (нулевой выход общего триггера 1 очередности).

С выхода этого элемента высокий уровень поступает на второй вход weмента И 15. на первом входе которого имеет место высокий уровень (нулевой выход триггера 7 занятости) .

На второй и третий входы элементов 2И-ИЛИ-НЕ 19 с выхода элемента

И 15 поступает высокий уровень, на первом входе элемента 19 имеет местой низкий уровень (единичный выход второго триггера 3 очереди), на четвертом входе - высокий уровень (единичный выход триггера занятости 6). С выхода элемента 19 низкий уровень поступает на управляющий вход буферного усилителя 23, что разрешает прохож5 . 9 первого триггера, нулевой выход которого соединен со вторым входом первого элемента И-НЕ, третий вход которого через элемент НЕ соединен с третьим входом синхронизатора, и. с первым входом второго элемента

И-НЕ, выход которого соединен с выходом- синхронизатора, с S-входом первого триггера и с С-входом второго триггера, единичный выход которого соединен со вторым второго элемен та И-НЕ, нулевой выход второго триггера соединен с со своим D- входом, S вход второго триггера соединен с выходом первого элемента И-НЕ, второй вход синхронизатора соединен со вторым входом элемента И.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 — блоксхема синхронизатора.

Устройство -содержит общий триггер 1 очереди, триггеры 2 и 3 очереди, триггеры 4-7 занятости, элементы И-НЕ 8-11, элементы И 12-15, элементы 2И-ИЛИ-НЕ 16-19, буферные усилители 20-23, регистры 24-27, элементы ИЛИ 28 и 29, элементы ,2И-ИЛИ-НЕ 30-32, элементы И-НЕ 33.36, синхронизатор 37, элемент

И-НЕ 38, элемент ИЛИ 39, вход 40 сигнала сопровождения информации устройства, тактовый вход 41 уст- ройства, входы 42-45 конца обслужи. вания устройства, информационный вход 46 устройства, сигнальный

:выход 47 устройства, информацион;ные выходы-.48-51 устройства.

Синхронизатор содержит элемент

И 52, элемент НЕ -53, элемент И-НЕ 54 триггеры 55 .и 56, элемент И-НЕ 57.

Устройство работает следующим образом.

В устройстве имеются две группы регистров, первая содержит регистры

24 и 25, вторая - регистры 2б,и 27.

Общий триггер 1 очереди управляет записью информации соответственно в эти регистры, причем сигнал с его нулевого выхода разрешает производить запись в регистры 24 и 25, а с единичного выхода в регистры 26 и 27 °

Выбором конкретного регистра в первой группе управляет первый триг-гер 2 очереди, сигнал с его нулевого выхода разрешает запись в регистр

2, а с единичного выхода - в регистр

25. Аналогично, второй триггер очереди 3 управляет записью информации

99055 4 во второй группе регистров, причем сигнал с его нулевого выхода разрешает запись в регистр 26, а с единичного выхода - в регистр 27.

В работе устройства можно выделить четыре состояния:

Состояние .А - все регистры устройства свободны.

Состояние Б - свободны по одному регистру в каждой группе, при

S !

О вход синхронизатора 37 соответствующего тактового импульса, который поступает с входа 41,.синхрониза-И тор 37 выдает сигнал высокого уровня на информационные входы первого, второго, третьего и четвертого усилителей 20-23. При этом управляэтом: а) свободный регистр находится первым в очереди на абонирование; б) очередь свободного регистра не

1S является первой °

Состояние В - свободен только один регистр., Состояние Г- все регистры заняты.

Рассмотрим подробнее работу уст20 ройства в этих состояниях.

В состоянии А устройство работает следующим образом.

В исходном состоянии регистры

24-27. не содержат информации, Триг23 геры 1-3 очереди, триггеры 4-7 занятости находятся в нулевом состоянии, при этом запись информации разрешена только в первый регистр первой группы.24, так как на выходе щ .элемента 2И-ИЛИ-НЕ 16 имеет место низкий уровень, на выходах осталь- ных элементов 2И-ИЛИ-НЕ 17-19 высокий уровень, который поступает на управляющий вход буферного усилителя 20,что разрешает прохождение сигнала, поступающего на его информационный вход.

При возникновении обращения в устройство на информационные входы его всех четырех регистров 2427 -с входа 46 поступает потенциальный код информации, а с .входа 40сигнал ее сопровождения. В устройстве данный сигнал поступает на второй вход синхронизатора 37, на первом входе-которого имеет место разрешающий сигнал с выхода .элемента И-НЕ 38 (a этой ситуации на всех входах этого элемента имеются сигналы низкого уровня с единичных выходов триггеров 4-7 занятости). При прохождении на третий

7 999055

35 ющие входы этих усилителей управляются следующим образом.

На первом и втором входах элемента И-HE 11 имеют место низкие уровни (единичные выходы триггеров 6 и

7 занятости) поэтому с выхода элемента 11 высокий уровень поступает на первый вход элемента И-НЕ 9, на втором входе которого низкий уровень (единичный выход общего триггера 1 очереди), С выхода элемента

И 12 высокий уровень поступает на вторые входы первого 12 и второго 13 элементов И. На первом входе элемента И 12 имеет место высокий уровень (нулевой выход триггера занятости 4 ). С выхода элемента И 12 высокий уровень поступает на второй и третий входы элемента 2И-ИЛИНЕ 16, на первом входе которого имеет место высокий уровень (нулевой выход первого триггера очереди 2), на четвертом входе - низкий уровень (единичный выход триггера занятости 5). Таким образом, с выхода элемента 2И-ИЛИ-НЕ низкий уровень поступает на управляющий вход буферного усилителя 20, что разрешает прохождение сигнала, выработанного синхронизатором 37, на выходе данного усилителя. Данный сигнал высоким уровнем поступает на управляющий вход регистра 24, что производит запись информации, которая имеет место в этот момент времени на информационном входе регистра 24. С выхода 48 этого регистра информация поступает далее на выход устройства.

Буферные усилители 21-23 находятся в закрытом состоянии, так как на

4О их управляющих входах имеют место сигналы высокого уровня (с выходов исполнительных элементов 17-19).

Одновременно сигнал с выхода буферного усилителя 20 поступает на элемент И-HE 33, где данный сигнал инвертируется и по заднему фронту устанавливает триггер 4 в единичное состояние, что фиксирует наличие информации в регистре 24; на вход weмента 2И-ИЛИ-НЕ 31, на первом входе которого имеет место высокий уровень (нулевой выход триггера очереди 2), что разрешает прохождение сигнала на выход этого элемента 31. Данный сигнал (низкий уровень) задним фронтом устанавливает триггер 2 очереди в единичное состояние, что снимает очередь на запись в регистр 24; на первый вход элемента ИЛИ 28, проходя через который, сигнал поступает на второй вход элемента 2И-ИЛИ-НЕ 30

При этом на первом входе этого элемента имеет место сигнал высокого уровня (с нулевого выхода общего триггера 1 очереди). Соответственно сигнал проходит на выход этого элемента и по заднему фронту устанавливает общий триггер 1 очереди в единичное состояние, что снимает оче" редь на запись информации с первой группы регистров и устанавливает очередь на запись во вторую группу; на первый вход элемента ИЛИ 39, сигнал с. выхода этого элемента 47, сообщая о выполнении записи информации в регистр, свидетельствует об освобождении магистрали и возможности ее занятия следующим обращением.

Информация, записанная в регистр

24, адресуется одному из модулей

ЗУ. При этом, если ЗУ, к которому адресовано обращение, оказалось в данный момент времени свободным, то одновременно с выдачей ему информации будет выработан сигнал Считывание .произошло", который поступит с входа 42. Если же ЗУ занято, то записанная в регистр 24 информация будет оставаться в нем до тех пор, пока данное ЗУ не освободится. Сигналом "Считывание произошло", поступающим по входу 42, триггер 4 занятости устанавливается в нулевое состояние.

Однако, независимо от того, будет или нет считана информация из регистра 24, следующее поступающее обращение будет записано во вторую группу регистров, а именно во второй регистр 26, так как триггер

1 очереди и второй триггер 3. очереди, которые находятся соответственно в единичном. и нулевом состоянии, разрешают производить запись в этот регистр ° Запись информации производится также по сигналу высокого уровня, который поступает с выхода буферного усилителя 22 на управляющий вход регистра 26, Одновременно данный сигнал поступает на следующие элементы.

1. На элемент И-НЕ 35, где данный сигнал инвертируется и по заднему фронту устанавливает триггер 6 в единичное состояние,что фиксирует нали-: чие информации в регистре 26.

9 999055 10

2. На второй вход элемента ферного усилителя 23, поступающим

2И-ИЛИ-HF., на входе которого имеет на управляющий вход регистра 27. место высокий уровень (нулевой вы- Данный сигнал поступает одновреход второго триггера 3 очереди ) - С менно на элемент И-.НЕ 36, устанавливыхода элемента 32 сигнал низкого 5 вая триггер 6 в единичное состояние уровня устанавливает триггер 3 оче- на третий вход элемента 2И-ИЛИ-НЕ 32, реди в единичное состояние, что сни- на четвертом входе которого имеет мает очередь.на запись. информации место высокий уровень (единичньй выв регистр 26 и устанавливает оче- ход триггера 3 очереди). Данный сиг.редь на запись в регистр 27. ю нал (низкий уровень) задним фронтом

3. На второй вход элемента ИЛИ 29, устанавливает триггер очереди 3 в проходя через который сигнал поступа- - нулевое состояние; на первый вход ет на третий вход элемента 2И-ИЛИ- элемента ИЛИ 29, устанавливая григНЕ 30. При э<ом на четвертом вхо — гер 1 очереди в нулевое состояние; де элемента 30 имеет место сигнал на четвертый вход элемента ИЛИ 39.

1S высокого уровня (с единичного выхо- Информация, записанная в регистр да общего триггера 1 очереди ). Сиг- 27, с выхода 51 поступает в модуль ЗУ. нал проходит на выход элемента 30 Таким образом, в рассмотренном и по заднему фронту устанавливает об- состоянии работы устройства соблюдаетщий триггер 1 очереди в нулевое ся строгая очередность записи обрасостояние, что снимает очередь на щений в регистры. зопись информации с второй группы В состоянии Б, в котором имеется регистров и устанавливает очередь по одному свободному регистру в кажна запись в первую группу . дой группе, устройство работает. сле4. На четвертый вход элемента 5 дующим образом.

ИЛИ 39. Сигнал с выхода 47 пода- Рассмотрим случай, когда свободется на выход устройства, сообщая ный регистр находится первым в очео том, что магистраль свободна. реди на абонирование .

Информация, записанная в регистр

26, с выхода 50 поступает в модуль З© Например,в первой группе свобоЗУ. ден регистр 24 во второй группе

Следующая запись информации бу- регистр 27, причем запись информации .дет произведена в регистр первой произошла в регистр первой группыгруппы - регистр 25 — высоким уров- в регистр 25. Следовательно, об- . нем, поступающим с выхода буферно- З5 щий триггер 1 очереди находится в го усилителя 21 на управляющий вход единичном состоянии, т.е. разрешает регистра 25. производить запись информации в реОдновременно сигнал с выхода бу- гистр второй группы. Во второй групферного усйлителя 21 поступает на пе последнее обращение записано в следующие элементы: 4о регистр 26, поэтому высоким уров1. На элемент И-НЕ 34 устанав- нем с выхода буферного усилителя 22 ливая триггер 5 в единичное состоя- через элемент 2И-ИЛИ-НЕ 32 триггер 3 ние. устанавливается в единичное состоя2. На третий вход элемента ние, что разрешает производить запись ,2И-ИЛИ-НЕ 31, на четвертом входе gs информации в свободный регистр 27 которого имеет место высокий уро- После завершения записи общий тригвень (единичный выход триггера 2 гер 1 очереди снова устанавливает очереди), Данный сигнал задним фрон= очередь на запись в первую группу том устанавливает триггер 2 очере- регистров. Так как в первой группе ди в нулевое состояние, что снима- 5 последняя запись производится в реет очередь на запись информации в гистр 25, то сигнал высокого уроврегистр 25 и устанавливает очередь ня через элемент 2И-ИЛИ-HE 31 устана запись в регистр 24. навливает первый-триггер 2 очереди

З.На второй вход элемента ИЛИ 28, в нулевое состояние, что разрешаустанавливая триггер 1 бчереди в ет производить запись информации в

55 единичное состояние.. свободный регистр 24, Таким образом, Следующая запись информации бу- в рассмотренном случае работы устдет произведена в регистр 27 второй ройства также соблюдается очередность группы высоким уровнем с выхода бу- записи заявок в регистры.

Рассмотрим случай, когда очередь свободного регистра не является первой.

Пусть свободными остаются регистры 24 и 27, последняя запись инфор- % мации произошла в регистр первой груп пы, поэтому общий триггер.1 очереди установлен в единичное состояние, что разрешает производить запись во вторую группу. Второй триггер 1

3 очереди находится в нулевом состоянии, т.е. разрешает производить запись в регистр 26, но он занят. Тогда происходящее обращение записывается в свободный регистр второй группырегистр 27, Рассмотрим это подробно.

На первом и,втором входах элемента

И-HE 10 имеют место уровни (единичные выходы триггеров 4 и 5 занятос- ти) ° С выхода этого элемента высокий уровень поступает на первый вход элемента И-НЕ 8, на втором входе которого низкий уровень (нулевой выход общего триггера 1 очереди),поэтому сигнал высокого уровня приходит на 25 вторые входы .третьего 14 и четвертого 15 .элементов И. На первом входе элемента И 15 имеет место высокий уровень (нулевой выход триггера 7 занятости). Следовательно, с выхода ЭО элемента И 15 высокий уровень поступает на второй и .третий входы элемента 2И-ИЛИ-НЕ 19, на первом входе которого имеет место низкий уровень (единичный выход триггера 3 очереди), а на четвертом входе- высокий уровень (единичный выход триггера 6 занятости) Таким образом,с выхода элемента

2И-ИЛИ-HE 19 низкий уровень поступает на управляющий вход буферного уси- 4 лителя 23, что разрешает прохождение сигнала, выработанного .синхронизатором 37, который, проходя через элемент 23, поступает высоким уровнем на тактовый вход регистра 27. Значит запись информации произошла в этот свободный регистр 27.

Сигналом "Считывание произошло", который поступает с входа 45, триггер 7 занятости устанавливается в нулевое состояние.

Аналогично сигналами с входов 43 и 44 "Считывание произошло" триггеры

5 и 6 занятости также устанавлива,ются в нулевое состояние.

Такое занятие регистров в группах осуществляется за счет того, что в устройстве имеются элементы И 1215, которые учитывают очередь группы

55 12 и занятость самого регистра., поэто-. му, если в каждой группе имеется по одному свободному регистру, а очередь например, второй группы, то приходящее обращение будет записано в свободный регистр этой второй группы, хотя внутри группы не его очередь, что сохраняет очередность абонирования регистров на уровне групп.

Рассмотрим работу устройства в состоянии В, в котором свободен только один регистр. В данном состоянии для повышения производительности обращений осуществляется внеочередное або" нирование регистров. Происходит это за счет того, что в устройстве имеются элементы И-HE 8 и 9, которые учитывают очередь на запись информации одной группы и занятость регистров в другой группе. Таким образом, в данном состоянии будут анализиро-. ваться занятости регистров, как между группами, так и внутри группы.

Рассмотрим работу в этом состоянии более подробно.

Пусть в регистрах 2Ф-26 имеется информация, т.е. эти регистры еще не были освобождены. Последним занимался регистр второй группы, поэтому общий триггер 1 очереди находится в нулевом состоянии. Во второй группе последняя запись производится в регистр 27, поэтому второй триггер 3 очереди находится также в нулевом состоянии. Триггеры 4-6 занятости находятся в единичном состоянии, а триггер 7 занятости - в нулевом состоянии ° На первый вход элемента

И-НЕ 8 поступает низкий уровень, свидетельствующий о занятости регистров первой группы, на втором входе имеет место высокий уровень (нулевой выход общего триггера 1 очередности).

С выхода этого элемента высокий уровень поступает на второй вход weмента И 15. на первом входе которого имеет место высокий уровень (нулевой выход триггера 7 занятости) .

На второй и третий входы элементов 2И-ИЛИ-НЕ 19 с выхода элемента

И 15 поступает высокий уровень, на первом входе элемента 19 имеет местой низкий уровень (единичный выход второго триггера 3 очереди), на четвертом входе - высокий уровень (единичный выход триггера занятости 6). С выхода элемента 19 низкий уровень поступает на управляющий вход буферного усилителя 23, что разрешает прохож55

13 9990 дение через него сигнала, выработанного синхронизатором 37. Данный сигнал, проходя через усилитель 23, высоким уровнем поступает на тактовый вход регистра 27 на информационном входе которого имеется информация, которая поступила с входа 46.

Следовательно запись информации произошла в свободный регистр 27.

В состоянии, когда заняты все te регистры, устройство работает следующим образом. Допустим, что последняя запись информации произведена в регистр 27. Сигнал высокого уровня, поступающий с выхода буферного уси- 5 лителя 23 на тактовый вход регистра

27, приходит одновременно на четвертый вход элемента ИЛИ 39. С выхода этого элемента выходит сигнал высокого уровня, т.е. сигнал "Магистраль свободна", После этого внеш нее устройство выставляет новое об ращение, т.е. с входов 46 и 40 пос" тупают потенциальные сигналы, соответственно код информации и сигнал

"Сопровождение информации". Однако .в этом случае работа синхронизатора . 37 будет блокирована сигналом низкого уровня, поступающим на его пер. вый вход с выхода элемента И-НЕ 38 на первом, втором, третьем и четвертом входах которого имеются высокие уровни (единичные выходы триггеров . 4-7 занятости). Сигнал низкого уровня с выхода элемента 38 свидетельству35 ет о том, что все регистры заняты.

Поэтому сигнал с выхода синхронизатора 37 будет заблокирован до тех пор, пока хотя бы один регистр не освободится. Тогда триггер занятости данного регистра установится в нулевое положение (состояние) и сигнал низкого уровня поступит на, один из входов элемента И-НЕ 38, а с выхода данного элемента сигнал высокого уровня поступит на первый вход синхронизатора 37, что разрешит прохождение сигнала на его вы.ход. Запись информации произойдет в этот свободный регистр, как это было описано в состоянии 8. .50

Применение изобретения позволяет повысить производительность устройства.

Формула изобретения

1. Устройство для обслуживания обращеньф, содержащее четыре регист55 14 ра, четыре триггера занятости, два элемента ИЛИ,четыре элемента И, пер вые входы которых соединены соответственно с нулевыми выходамй с первого по четвертый триггеров заня. тости, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности устройства, дополнительно содержит общий триггер очереди первой и второй триггеры очереди, семь элементов 2И-ИЛИ-НЕ, десять элементов И-HE синхронизатор, третий элемент ИЛИ, четыре буферных усилителя, выходы которых соединены соответственно с управляющими входами регистров, информационные входы которых соединены с информационным.. входом устройства., тактовые входы регистров соединены соответственно с входами конца обслуживания устройства нулевыми и с нулевыми вхо; дами триггеров занятости, единичные входы которых соединены с выходами соответственно первого, второго, третьего и четвертого элементов И-НЕ, единичный выход первого триггера занятости соединен с первым входом первого элемента 2И-ИЛИ-НЕ, с первым входом пятого элемента И-НЕ и с первым входом шестого элемента

И-НЕ, второй вход которого соединен с единичным выходом второго триггера занятости,со вторым входом пятого элемента И-НЕ и с первым входом второго элемента 2И-ИЛИ-НЕ, второй вход которого соединен с первым входом третьего элемента 2И-ИЛИ-НЕ и с нулевым выходом первого триггера очереди, единичный вход которого со" единен с.выходом третьего элемента

2И-ИЛИ-НЕ, единичный выход первого триггера очереди соединен со вторыми входами первого и третьего элементов

2И-ИЛИ-НЕ, единичный выход третьего триггера занятости соединен с первым входом четвертого элемента 2И-ИЛИ-НЕ, с третьим входом пятого элемента

И-HE и с первым входом седьмого элемента И-НЕ, второй вход которого соединен:c единичным входом четвертого триггера занятости с четвертым входом пятого элемента И-НЕ и с первым входом пятого элемента 2И-ИЛИ-НЕ, второй вход которого соединен с первым входом шестого элемента, 2И-ИЛИ-НЕ и с нулевым выходом второго триггера очереди, единичный вход которого соединен с выходом шестого элемен-. та 2И-ИЛИ-НЕ, единичный выход вто16 усилителя соединен с третьим входом первого элемента ИЛИ, с входом треть-. его элемента И-HE с третьим входом шестого элемента 2И-ИЛИ-НЕ и с первым выходом третьего элемента

ИЛИ, выход которого соединен с четвертым входом седьмого элемента

2И-ИПК-НЕ, второй вход третьего элемента ИЛИ - соединен с четвертым входом шестого элемента 2И-ИЛИ-НЕ, с входом четвертого элемента И-НЕ 1ñ четвертым входом первого элемента

И-НЕ, с четвертым входом первого элемента ИЛИ и с выходом четвертого буферного усилителя, выход первого элемента ИЛИ является сигнальным выходом устройства, выходы первого, второго, третьего, и четвертого регистров являются информационными выходами устройства.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что синхронизатор содержит два элемента И-НЕ, элемент НЕ, элемент И и два триггера, причем первый вход синхронизатора соединен .с первым входом элемента И-НЕ и с R- входом первого триггера, нулевой выход .которого соединен со вторым входом первого элемента И-НЕ, третий вход которого через элемент НЕ соединен с третьим входом синхронизатора и с первым входом второго элемента И-НЕ, выход которого соединен с выходом синхронизатора> с S-входом первого триггера. и с С-входом второго триггера, единичный выход которого соединен со вторым входом второго элемента И-НЕ, нулевой выход второго триггера соединен со своим 0- входом, S- вход второго триггера соединен с выходом первого элемента И-НЕ, второй вход синх.ронизатора соединен со вторым входом элемента И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ю 425177, кл. G 06 F 9/46, 1972.

2. Авторское свидетельство СССР

h 522500, кл. G 06 F 9/46, 1976 (прототип) .

15 999055 рого триггера очереди соединен со вторыми входами четвертого и шестого элементов 2И-ИЛИ-НЕ, вторые входы первого и второго элементов И соединены между собой и с выходом восьмого элемента И-НЕ, первый вход которого соединен с выходом седьмого элемента И-НЕ, второй вход восьмого элемента И-HE соединен с первым входом седьмого элемента 2И-ИЛИ- 10

НЕ и с единичным выходом общего триг гера очереди, единичный вход которого соединен с выходом седьмого .элемента 2И-ИЛИ-НЕ,нулевой выход обще1

ro триггера очереди соединен с вто- 1s рым входом седьмого элемента 2И-ИЛИ-НЕ и с первым входом девятого элемента И-НЕ, второй вход которого соединен с,выходом шестого элемента

И-НЕ, выход девятого элемента И-НЕ 20 соединен с первыми входами третьего и четвертого элементов И, выходы элементов И с первого по четвертый соединены соответственно с третьим и четвертым входами соответственно.вто-И рого, первого, пятого и четвертого элементов 2И-ИЛИ-НЕ, выходы которых соединены с управляющими входами бу ферных усилителей с первого по четвертый, информационные входы кото- Зр рых соединены между собой и с выходом синхронизатора, первый вход которого соединен с выходом пятого элемента И-НЕ, второй вход синхронизатора соединен с входом сигнала сопровождения информации устройства, третий вход синхронизатора соединен с тактовым входом устройства, выход первого буферного усилителя соединен с первым входом первого элемен та ИЛИ, с входом первого элемента

И-НЕ, с третьим входом третьего элемента 2И-ИЛИ-НЕ, с первым входом второго элемента ИЛИ, выход которого соединен с третьим входом седьмого элемента 2И-ИЛИ-НЕ, второй вход второго элемента ИЛИ соединен с четвертым входом третьего элемента 2И-ИЛИ-НЕ, с входом третьего элемента И-НЕ, со вторым входом первого элемента

ИЛИ и с выходом второго буферного

М усилителя, выход третьего буферного

999055

Заказ 1157/72 Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий:

113035, Москва, Ж-35, Раушская наб., д .

Подписное

4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель М. Кудряшев

Редактор Т.Киселева Техред Е.Харитончик Корректор Е. Рошко