Устройство для вычисления функций синуса и косинуса
Союз Советских
Социалистических
Республик
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Опубликовано 070383, Бюллетень ¹ 9
Дата опубликования описания 070383 (51}M Кл з
G F 7/548
Государственный комитет
СССР по делам изобретений и открытий (53) УДВ681. 325 (088.8) )вт "с
-" .>.
Г.M. Вайнштейн, A.Â. Моргунов и Э.Я. Скеги
3 ъ (72) Авторы изобретения (71) Заявитель (54 ) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ
СИНУСА И КОСИНУСА
Изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислительных машинах, в навигационных информационно-вычислительных и управляющих системах.
Известно устройство для вычисления функций синуса и косинуса, содержащее четыре блока управления, генератор:тактовых импульсов, счетчик аргумента, четыре группы элементов И, регистр косинуса, регистр синуса, два триггера, две группы элементов ИЛИ, сумматоры приращений синуса и косинуса, счетчик коррекции (1j.
Недостатком этого устройства является низкое быстродействие.
Наиболее близким по .технической сущности к предлагаемому является устройство для вычисления функций синуса и косинуса, содержащее и-разрядный входной регистр, сумматор по модулю два, первый и второй коммутаторы, реверсивный счетчик, блок памяти, число-импульсный преобразователь, блок управления, генератор тактовых импульсов, сумматоры адреса и коррекции, элементы И, ИЛИ и НЕ.
Погрешность воспроизведения функции в известном устройстве не превышает 2 "", т.е. приблизительно составляет 10 . Время вычисления зав.гсит от положения кода угла на интервале аппроксимации и находится в пределах от 6с до 132т|-„, где с — период частоты тактовых и "пульсов (,2) .
Недостатком известного устройства является низкая точность.
Целью изобретения является повышение точности вычисления функций.
Поставленная цель достигаетск тем, что. в устройство для вычисления функций синуса и косинуса, содержащее п-разрядный входной регистр (где п — разрядность аргумента), сумматор по модулю два, блок управления, блок памяти функции и блок памяти приращений, причем выход и-го разряда входного регистра соединен с первым входом сумматора по модулю два и является выходом знака синуса устройства, выход (и-1)-го разряда входного регистра соединен с первым входом блока управления и со вторым входом сумматора по модулю два, выход которого является выходом знака косинуса устройства, введены (о-2)-разрядный сумматор по модулю дна, первый, второй.и третий блоки памяти частных произведений, первый
1003081 и второй сумматоры частных проиэведе ний и сумматор функции, причем выходы (n-2)-х младших разрядов входного регистра соединены с первыми входами соответствующих разрядов (n-2)-разрядного сумматора по модулю два, вторые входы которых соеди.нены с выходом блока управления, вто рой вход которого соединен с входом устройства, выходы старших разрядов (n-2)-разрядного сумматора по моду- 10 лю два соединены с адресными входами блоков памяти функции и приращений, выходы средних разрядов — с первыми адресными входами первого и третье,го блоков памяти частных произведе- 15 ний, выходы младших разрядов - с первыми адресными входами второго блока памяти частных произведений,: вторые адресно з входы первого и вто. рого блоков памяти частных произведений соединены с выходами старших разрядов блока памяти приращений, выходы младших ра.зрядов которого соединены со вторыми адресными входами третьего блока памяти частных произведений, причем выходы второго и третьего блоков частных произведений соединены соответственно с первыми и вторыми входами первого сумматора частных произведений, выходы первого блока памяти частных произведений и первого сумматора частных произведений соединены соответственно с первыми и вторыми входами второго сумматора частных произведений, выходы которого соединены с первыми входами сумматора функций, вторые входы которого соединены с выходами блока памяти функций, выходы сумматора функций соединены с выходом устройства. 40
На чертеже представлена блок-схема устройства.
Устройство для вычисления функций синуса и косинуса содержит регистр 1 входной, сумматор 2 по модулю два, 45 блок 3 управления, блок 4 памяти функции, блок 5 памяти приращений, (n-2)-разрядный сумматор б по моду лю два, блоки 7-9 памяти частных произведений, сумматоры 10 и 11 част- 50 ных произведений, сумматор 12 функции, вход 13 устройства, выходы старших 14, средних 15 и младших 16 раз-.. рядов (и-2)-разрядного сумматора по модулю два, выходы старших 17 и младших 18 разрядов блока памяти приращения.
Устройство работает следующим образом.
Вычисление функций синуса и косинуса производится в диапазоне изме- 60 нення кода угла oL от 0 до 360 и основано на использовании кусочнолинейной аппроксимации. При этом при вычислении функций синуса и косинуса используют тригонометричес- 65 кие формулы приведения, поэтому ниже будем рассматривать работу устройства при вычислении функции синуса, Для вычисления функции синуса диапазон изменения кода угла 4 разбивается на 2 одинаковых интервалов. Левую границу каждого интервала назовем узлом и значение кода угла в узле обозначим с(,у „, значение функции в узле обозначим sin abaci>h приращение значения функции на каждом интервале обозначим Ьь1по 1„
Тогда вычисление функции синуса может быть выполнено по формуле ели (,=РпА1Ьл+(<51 1-Пл)(й а(Ил) (1)
Если заданный код угла об содержит и разрядов, то и-ый и (n-1)-й разряды определяют квадрант, в котором вычисляется функция, m-разрядов (с и-2 по и-m- 2) определят номер интервала внутри квадранта, которому принадлежит угол оЕ а остальные (q+f) младшие разряды определят положение заданного кода угла внутри ин,тервала (m, q 2 — количество разрядов, соответствующих выходам 14, 16 и 17 (n-2)-разрядного сумматора по модулю два).
В блоке 3 управления формируется управляющий сигнал А, поступающий на второй вход (n-2)-разрядного сумматора по модулю два 6. Управляющий сигнал А формируется в соответствии с выражением
А = Bha„ „.V 8Ла „, (2) где  — признак функции, поступающий на второй вход блока 3 управления, 8=1 при вычислении функции синуса; а — значение (и-1)-го разряда
И-4 кода угла.
Блок 3 управления в соответствии выражением (2) реализует двоичную функцию равнозначности и может бить реализован последовательным включением сумматора по модулю два и инвертора.Выходы (и-2)-х младших разрядов входного регистра 1 через (и-2)-разрядный сумматор по модулю два б поступают на адресные входы блоков 4, 5, 7, 8 и 9 памяти. При этом, если управляющий сигнал А 1 т.е. в соответствии с тригонометрическими формулами приведения вычис- ляется функция косинуса, на адресные sxo блоков 4,5,7, 8 и 9 памяти поступает обратный код угла, а если A--0 (при вычислении функции синуса), на адресные входы блоков
4, 5, 7, 8 и 9 памяти поступает прямой код угла.
100 3081
Выходы 14 m старших разрядов (п-2)-разрядного сумматора по модулю .два 6 определяют 2 интервалов разбиения кода угла и поступают на адресные входы блоков 4 и 5 памяти.
В блоке 4 памяти хранятся 2 значений функции синуса в узлах, т.е. зна. чения sinai>>„. В блоке 5 памяти хранятся приращения значений функции синуса на каждом из 2 интервалов, т.е. значения дзiи („,„.При подаче m
10 старших разрядов на.адресные входы блоков 4 и 5 памяти на выходах блоков 4 и 5 памяти цоявляются с задержкой, определяемой временем переходных процессов,. кбды значений в!по(чг и k s i n Q>>>. Код значения приращения (csin Аy>p, ) разбит на две группы: выходы 17, содержащие 9 старших. разрядов, и выходы 18, содержащие младших разрядов, 20
Выходы 15, содержащие q средних разрядов, и выходы 16,содержащие младших разрядов (n-2)-разрядного сумматора по модулю два 6 определяют положение заданного угла oL внут- 25 ри интервала, т.е. (q+f)-разрядов определяют значение члена (d- о(у ) в выражении (1) .
Тогда второй член сумгы в выражении (1) может бить представлен в gp виде (<А у ) г Ь1ггс(уЬ --К К +К Кр 2. +К K. Я.,+
В выраженщи (3) под Кг... К,„, Кр и 35
К имеются в виду коды, содержащие .
9, г, г и г разрядов соответственно.
Приняв количество разрядов О» ь и с g получим
40 9ггг узл((уьл) " Кг г.КЕКС 2 1 Кг Ку2 +
+К К 2. (4)
Так как последний член выражения (4 ) меньше единицы младшего разряда . 45 кода угла о(, то без существенного увеличения погрешности им можно
1 пренебречь, т.е. д5)ийузг И- уэл) =К як + .2. (К, Кq К К ) 50 (б)
Все частные произведения К К, К Х и К К, т.е. таблицы частных пройэведбния, хранятся в первом 7, втором 8, третьем 9 блоке памяти част- 55 ных произведений соответственно.
При подаче К, К, КЕ и К на соответствующие адресные входй первого 7, второго 8, третьего 9..блоков памяти, на, выходах блоков памяти с задержкой,60 определяемой длительностью переходных процессов, появляются соответствующие частные произ-. ведения. Второй член выражения (5 ) вычисляется на первом сумма- 65 торе частных произведений 10, на пеовые и вторые входы которого поступают частные произведения- ega< и К К с выходов блоков 8 и 9 памяти. Целиком выражение (5 ), т.е. второй член выражения (1 ), вычисляется..на втором сумматоре 11 частных произведений, на первые и вторые входы которого поступают частные произведения К К с выхода блока 7 памяти и второй член выражения (5 ) с выхода первого ,сумматора частных произведений 10, сдвинутый на с -разрядов вправо (для учета множителя 2 5 ) . Сдвиг вправо произгодится монтажно.
Значение функции синуса или косинуса снимается с выходов сумматора
12 функции.
Если принять и 16, m» 6, q » 1 4 разрядам, то ошибка вычисления функ- ции синуса составляет С1= 5 ° 10 .
Быстродействие устройства определяется максимальным временем переходных процессов в элементах и составляет для современной технологии 600 нс.
Дополнительным преимуществом предлагаемого устройства, по сравнению с известным, является простота реализации, так как оно содержит всего элементы четырех типовг регистры, сумматоры по модулю два, блоки памяти, выполненные на постоянных запоминающих устройствах, и комбинационные сумматоры. формула изобретения
Устройство для вычисления функ-: ций синуса и косинуса, содержащее и-разрядный входной регистр (где .n — разрядность аргумента ), сумматор по модулю два, блок управления, блок памяти функции и блок памяти приращений, причем выход n-ro разряда входного регистра соединен с первым входом сумматора по модулю два и является выходом знака синуса устройства, выход (n-1 )-го разряда ;входного регистра "оединен с первым входом блока управления и с вторым входом сумматора по модулю два,. выход которого является выходом знака косинуса устройства, о.т л и ч а ю щ е е с я тем, что, с целью повышения точности вычисления функций, в него введены (n-2 )-разрядный сумматор по модулю два, первый, второй н третий блоки памяти частных произведений, первый и второй сумматоры частных произведений и сумматор функции, причем выходы (n-2 )-х младших разрядов входного регистра соединены с первыми входами соответствуницих -.разрядов (и-2 )-разрядного сумматора о модулю два, вторые входы которых соединены с выходом блока управления, второй вход которого соединен с входом .устройства, выходы старших разрядов (n-2 ).-.разрядного сум. матора по модулю два соединены с ад1003081 ресными входами блоков памяти функций и приращений, выходы средних разрядов — с первыми адресными входами первого и третьего блоков памяти частных произведений, выходы младших разрядов . — с первыми адресными входами второго блока памяти частных произведений, вторые адресные входы первого и второго блоКов памяти част-. ных произведений соединены с выходами старших разрядов блока памяти при- о ращений, .выходы младших разрядов которого соединены с вторыми адресными входами третьего блока памяти частных произведений, причем выходы второго и третьего блоков частных 15 произведений соединены соответственно с первыми и вторыми входами первого сумматора частных произведений, выходы первого блока гамяти частных произведений и первого сумматора частных произведений соединены соответственно с первыми н вторыми входами второго сумматора частных произведений, выходы которого соединены с первыми входами сумматора функций, вторые входы которого соединены с выходами блока памяти функций, выходы сумматора функций соедииены с выходом устройства.
Источники информации, принятые во внимание при экспертизе
1, Авторское свидетельство СССР
9 419896 „ Кл. G 06F 7/548, 1971.
2. Авторское свидетельство СССР
Р 723583, кл. G 06 F 7/548, 1977 (прототип.).
Филиал ППП "Патент", r.Óæãoðoä,óë.Ïðoeêòíàÿ,4
