Аналого-цифровой преобразователь

 

Союз Соеетсини

Соцналнстнчесинк

Республик (!1)1005305

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6! ) Дополнительное к авт, санд-ву— (22)Заявлено 31.05.74 (21) 2032725/18-21 с присоединением заявки М (23) Приоритет—

Опубликовано 15.03.83. 61оллетень М 10 (5t)N. Кл.

Н 03 К 13/20

Геаумратееиев квактвт

CCCP ае ааввм кзевретвккв и еткрытик (53) УДК 681.325 (088.8) Дата опубликования описания 15.03.83 (72) Авторы изобретения

Е. И. Райзберг и В. В. Игнатов (ji) Заявитель (54) J НАЛОГО-БИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к технике аналого-цифрового преобразователя и может быть применено в устройствах ввода информации в управляющие UBN u цифровых вольтметрах, работающих по методу двухтактного интегрирования.

Известно устройство, содержащее интегратор, выход которого соединен . с устройством сравнения, выход последнего подключен к нулевому входу триггера управления, ключ, генератор импульсов;эле10 мент И, счетчик импульсов и источник эталонного напряжения Г11 .

Этому устройству присуши погрешности, связанные с температурным и временным дрейфами, а также сушествен15 ный недостаток, препятствующий его широкому применению - нелинейная связь между входным и выходным кодом.

Известен также преобразователь, реализующий метод двухтактнаго интетрирсвания и содержащий интегратор, выполненный на операционном усилителе, вход которого через ключи подключен к ши2 не входного сигнала и к источнику эталонного напряжения, а выход соединен со входом компаратора, один выход которого соединен с входом установки триггера в нулевое состояние, а второй вход— с входом установки триггера в единичное состояние, выход последнего соединен с первым входом элемента И, второй вход которого соединен.с выходом генерагора, выход элемента И подключен .к счетному входу счетчика, его выход к блоку управления, содержащего триггеры и логические элементы P2) .

К недостаткам этого преобразователя следует отнести влияние на точность преобразования температурного и временного дрейфа интегратора, компаратора и аналоговых электронных ключей.

Целью изобретения является повышение точности аналого-цифрового преобразования.

Для достижения поставленной цели в аналого-цифровой преобразователь, содержащий интегратор, выполненный на операционном усилигеле, вход которого через первый, второй и третий ключи подсоединен к шине входного сигнала и к клеммам эталонного источника напряжения, соответственно, выход ингегра- 5

° гора через компаратор соединен с первьв входом григгера управления, генератор, выход которого подсоединен ко входу

-чегчика Времени, включающего последовательно соединенные счетчик времени т© такта, триггеры тактов.и циклов, нулевые выходы которых подсоединены ко, Входам первого элемента И, выход -которого подсоединен к управляющему вхо; ду первого ключа, нулевой и единичный И выходы триггера циклов подсоединены к первому и второму входам управления кодирукщего сче"гчика, соответственно, конденсатор интегратора зашунтирован четвертым ключом, управляющий Вход рй которого подсоединен к выходу вжрого элемента И, первые входы второго, третьего и четвертого элементов И сое- динены с единичным выходом триггера тактов, нулевой выход которого соеди- 2$ нен со вторым входом триггера управления, нулевой выход которого соединен со вгорым входом второго элемента И, а единичный — со вгорыми Входами третьего и четвертого элементов И, выход щй третьего элеменга И подсоединен к счетному входу кодируюшего счетчика, управ; ляющий вход третьего ключа подсоединен, к выходу четвертого элемента И, в него дополнительно введены цифровые устройство сравнения, первый и второй элементы временной задержки, пятый элемент

И, пятый ключ, элемент ИЛИ-НЕ и триггер подключения опорного напряжения, причем выход последнего соединен с первым входом элемента ИЛИ-HE u с управляющим Входом второго ключа, а входы установки в 0 и 1 подсоединены к единичному выходу триттера тактов и выходу пятого. элемента И, соответственно, первый вход цоследнего соединен с единичным выходом триггера циклов, второй вход — с нулевым выходом триггера тактов, а третий вход— через первый элемент временной задерж56 ки соединен с выходом цифрового устройства сравнения, первая группа Входов которого соединена с выходами тригтеров счетчика времени такта, а Вторая группа Входов — с выходами триггеров кодируюшего счетчика, причем клеммы эталонного источника напряжения через резисторы подсоединены к нулевой шине, а выход генератора через Второй элемент времен0Ь 4 ной задержки подсоединен к входу гретьго элемекг,а И, при этом Вход ингегрэгора через пятый ключ, управлякхпий вход которого соединен с выходами элемента ИЛИ-НЕ, подсоединен к нулевой шине, причем второй и третий Входы элемента ИЛИ-НЕ соединены с выходами первого и четвертого элементов И, соответственно.

На чертеже изображена блок-схема устройства.

Устройство содержит интегратор 1, выполненный на операционном усилителе, ключи 2 — 6, эталонный источник напряжения 7, компаратор 8, триггер управления 9, кодирующий счетчик 10 цифровое устройство сравнения 11, счетчик времени такта 12, триггер тактов 3, триггер циклов 14, счетчик времени

15, генератор 16 с часго"той f, элементы И 17 - 21, элемент временной задержки на — 22, триггер подключеI

У .ния опорного напряжения 23, элемент

ИЛИ-НЕ, 24- элемент временной задерж() ки на 0,5 — 25, резистивный делитель напряжения 26.

Кроме того, приняты следующие обозначения:

0. < — входной сигнал;

0 — эталонное напряжение;

Ц>п- опорное напряжение;

Ф Х. —. Время интегрирования входноЙ

ro сигнала;

4-ц - время интегрирования опорного

011 нап ряжения; — временной интервал,; соогветХ ствуюший входному сигналу; — временной интервал, comserОП стВующий опорному напряжениюэ

6 - приведенное ко входу интегратора суммарное значение напряжения дрейфа;

И,ЛФ вЂ” погрешности формирования временных интервалов; ,1 О,— номинальные значения временных интервалов;

N<- код преобразования параметРа1

N код преобразования опорного и напряжения; x — номинальный код параметра;

Ь Й вЂ” ошибка кодирования.

Устройство работает следующим образом.

От генератора 1 6 работает счетчик времени 15. Счетчик времени 15 включает счетчик времени такта 12, грит гер тактов 13, триггер циклов 14, 5 10053 .представляющие собой ло отношению к счетчику времени такта последующие рвзряды. Когда триггеры тактов 13 и циклов 14 находятся в состоянии О, включается ключ 2, и интегрируется 5 входной сигнал. В состоянии 1 . трит гера тактов 13 происходит формирование временного интервала с подсчетом запол« някяпих импульсов кодируюшим счетчи- . ком 10, по окончании временного интервала триггер управления 9 перебрасывается в "0" сигналом компаратора 8, и счет прекращается.

При состоянии 1 триггера циклов

14 и "0" триггера тактов 13 производится интегрирование опорного напряжения, начиная с момента, определяемого цифровым устройством сравнения 11, которое вырабатывает сигнал равенст-.

sa кода, образуемого инверсными выхода-10 ми триггеров кодирукяцего счетчика 10 и кода счетчика времени такта 12, при чем момент включения ключа 3 задерживается элементом временной задержки 22 относительно момента формирования 2$ импульса цифровым устройством сравнения 11 на время, с.оответствуюшее временному дискрету, т.е. на период генервтора 16.

Прй преобразовании входного сигнала яа на кодируюшем счетчике 10 идет сложение, при преобразовании опорного напряжения — вычитание.

Эталонное и опорное напряжения формируются на двух плечах прецизионного резистнвного делителя 26, подключенного к эталонному источнику напряжения, причем средняя точка делителя подсоединена к общей шине .устройства. Отно-4О шение сопротивления плеч делителя 1-1 ..

По окончанию временного интервала замыкаются ключи 5 и 6, конденсатор интегратора 1 разряжается до нуля.

Ключ 6 размыкается при переходе триггера тактов 13 в "0", ключ 5 — с мо:мента начала интегрирования.

Таким образом, получение кода сигнала занимает цикл, включающий четыре такта, иэ них два занимают преобразование Ug a — преобразование Ооп.

Погрешнос Гь, Возникающа я нзэа ц рей» фа операционного усилителя интегратора, можно разделить на адцитивную и муль»типликвтную (погрешность масштаба) состввлякяцие. Для того, чтобы скомпенсиSS ровать обе указанные составлякяцие погрешности, используется алгоритм, реализуемый в предлагаемой схеме.

OS

Учитывая дрейф интегратора, имеет

0 э ошибка е

Так как ключ 6 шунтирования емкости как при преобразовании Uopтак и при преобразовании 0х в такте интегрирования разомкнут в одно и то же время, время интегрирования дрейфа в обеих случаях одинаково, и ошибка преобразования 0 имеет вид р е х Оп э ОР=U "и "оп и е д = — 1 +О э} э-е э 0

Йз уравнений (2) и (3) при усл вии Д,Фх=.Ь1 > т.е. номинальное значение временных интервалов, формируемых при преобразовании ОК и Vg, должно совпадать.

Если 1 Х -номинальный временной интер-.

N ввл при определенном Ug, и задать (1 Х

ОП К то при V "--0 рп Э

ОП Х 0п Х Он

Н Н

Если при получении Ек вычесть х= +оп,т ""у " 4н"„Д во-первых, есть неискаженное значение временного интервала, во вторых, определяет требуемое значение t. п ", при кОтОРОМ Д 6 - Д1Х °

Процесс определения требуемого + о" и носит итерационный характер: преобразуется Ux, преобразуется Uon npu Оп x(1) и =+ х ., выявляется ошибка преобразуется Ох, причем +g корректирует. ся нв величину ошибки; преобразуется

УХ при - ° выявляется уточненп и О"—

И Х ное значение ошибки, преобразуется Ок с учетом уточненного значения ошибки и т.д.

В реальных схемах процесс итерационного приближения носит очень быстрый знакопеременный характер. Изменение

Uy, не вносит погрешности, твк квк частота преобразований U выбирается, исходя иэ изменений Ug между двумя

Нв устройство 11 подаются прямые выходы триггеров счетчика времени такта 12 и инверсные коднруюшего счетчиKB 10 (либо наоборот), элемент временной задержки 22 задерживвеп импульс с выхода устройства сравнения нв ; это обеспечивает длительность зЙмыкания ключа 3 с момента установки триггера 23 в единичное состояние импульсом с элемента И 21 до момента установки его в нулевое состояние в связи

c окончанием такта, соответствутошуто равенству (8).

Положим, в начальный момент код коррекции равен О, код преобразования

Ох в первом пикле

1М5 где tg — момент смены кода (Й -q ) х

" " х

1щ — момент смены кода N (на код

Х+1 (ИХ+1), причем момент

Mecro ошибка коца йопв ециницу цискрета

Я преобразованиями на "1 ", максимум несколько дискрет цифрового аналога

М

Из формулы (2) видно, что т. к.= 4ф)

"р изменение й+х при этом будет состав- % лять малые доли дискрета.

Таким образом, необходимо подчеркнуть, что процесс итервпионности приб лижэния выполняется автоматически в ходе преобразований, снятие кода па- 1О раметра производится в каждый цикл.

При итерационном процессе в кодирую шем счетчике 10 к началу нового цикла остается код коррекции ошибки, по- . лученный в предьтдушем цикле.

t$

Импульсы счета, поступакяцие на счетчик 10, сдвинуты относительно импульсов, поступаюшнх на счетчик speмени, на половину периода, например, элементом задержки 25, который при 20 скввжности частоты генератора, равной 2, представляет собой просто элЬ» мент инверсии HE "..Этим достигается значение ошибки дискретизации временного интервала в пределах +0,5

Твк как время интегрирования т" и

:определяется по коду параметров в c et чике 10, оно на 0,5 дискрета тбольше точного значения +т, соответствуюше го моменту смены кода (Ng-1) на код

N и при этом времени П достигает ся максимальная вероятность получения кода Np равного нескорректированному значению кода параметра U> т.е. минимальное значение случайной погрешности на коррекцию

ОП 1 n = у х (М

= 1„+ — =-, -= (9)

op= x К 1++1 Ю дпя реализации равенства (9) служит цифровое устройство сравнения 11, триггер 23, элемент задержки 22, элемент 21, на который через элемент 22 поступает сигкап цифрового устройства сравнения 11, разрешает включение тятюча 3 в определенном такте — такте интегрирования Опт = „+ "„И„+ай -, (1О) I 8 т де Ц" с

hN>- суммарная вддиттттвная составц шая погрешности, связанная ттрежде вс го с дРейфом интегратора и дрейфом поро»

ra компаратора.

Ошибка кодирования в первом цикле йх ЖХ од (- „), подученный при преобразовании Upp в первом цикле я + ь ) (1-1)

Отт g p

В следукнпем цикле при кодировании

От(получается код к" (- .. )= к-с а, (< „,И„".ь И, ) (а) ошибка кодирования .

Так как ай и I < lgbl < (, максимальная величина погрешности I йй (tl к в конкретных случаях может удовлетворить требованиям к то ности преобразования. В этих случаях итервпионный процесс сводится к своему частному случаю к одноразовой коррекции по ве е кХ

Действительно, из (12) т.е. при преобразовании Î заполняюшая частота должна подаваться на кодирующий счетчик 10 непосредственно нв 2-й

9 1005305 10 разряд, нв усгройсгво сравнения 11 код нулевой выход когорог счетчика 10 подается сдвинутым на рым входом триггере (-1) резряд, г,е. 2-й разряд счетчика Выход котоРого соедин

10 сравнивается с 1-м счетчиком вре- второго элемента И, в мени такта 12, и г. д. при кодировании 5 вгорыми входами тре

Оцд <встота f подается. HB первый рвз", элементов И, выход т ряд счетчика 10 и производится вычи- ra И подсоединен к сч тание. Удобство такого процесса звк- дируюшего счетчика, лючаегся в том, что значение поправки третьего ключа подсое не должно запоминаться для корректши 10 четвертого элемента И

s следуюшем цикле, счетчик 10 перед щи йс я тем, что, каждым циклом обнуляется, г.е. при точности анелогс цифр многоканальном преобразовании с времен- ния, в него дополните ным разделением не требуются регист- ровое усгройсгьо срвв ры для запоминания поправок по каждо- 1s вгорой элементы Врем му пятый элемент И, пять

Аналого-цифровой преобразователь, содержаший интегратор, выполненный на операционном усилителе, вход которого через первый, второй и третий ключи подсоединен к шине входного сигнала и к клемам эталонного источника напряжений соответственно, выход интегратора че рез компарагор соединен с первым вхоцом триггера управления, генератор, выхоц которого поцсоецинен к вхоцу счетчика време» ни,включаюшего последовательно соединенны счетчик времени такта, триггеры тактов и циклов, нулевые выходы которых подсоединены к входам первого элемента И, выход которого подсоединен к упрввляюшему входу первого ключа, нулевой и единичный выходы триггера циклов подсоединены к первому и второму входам управления кодируташего счетчика соответственно, конденсатор интегратора зашунгирован четвертым ключом, управляюший вхоц когорого подключен к выхоцу второго элемента

И, первые входы второго, третьего и четвертого элементов И соединены с единичным выходом триггера тактов, Сигнал сложение", посгупвюший на вход управления направлением счета реверсивного счетчика 10 во втором такте цикла, при этом используется также как сигнал, пропускаюший счетные импульсы нв вход второго триггера без деления частоты на 2 первым разрядом счетчика 10.

Ф ормула изобретения е соединен с втоуправления, нулевой ен с вторым входом единичный - с гьего и четвертого ретьего элеменетному входу коупрввляюший вход динен к выходу, отличаюс целью увеличения ового преобразове льно введены цифнения, первый и енной задержки, N ипоч, элемент

ИЛИ-НЕ и триггер подключения опорного напряжения, причем выход последнего соединен с первым входом элемента

20 ИЛИ-НЕ и с упрввляюшим входом второго ключв, а входы установки в 0 и 1 подсоединены к единичному выходу грит гера тактов и-выходу пятого элемента И соот;

ВЕГСГВЕННО, ПЕРВЫЙ ВХОД ПОСЛЕДНЕГО СОЕ25 динен с единичным выходом триггера циклов, второй вход — с нулевым выходом триггера тактов, в третий входчерез первый элемент временной задержки соединен с выходом цифрового устройЗ0 ства сравнения, первая группа входов которого соединена с выходами триггеров счетчика времени такта, а вгорая группа входов — с выходами григтеров кодируюшего счетчика, причем клеммы эталонного источника напряжения через резисторы подсоединены к нулевой шине, а выход генератора через второй элеменг временной задержки подсоединен к входу третьего элемента И, при этом вход интегратора через пятый ключ, упрввляюший вход которого соединен с выходом элемента ИЛИ-НЕ, подсоединен к нулевой шине, причем вгорой и третий входы элемента ИЛИ-НЕ соецинены с вы4 ходами первого и четвертого элементов

И соответственно.

Источники информации, принятые во внимание при экспертизе

1. Гитис З.И. Преобразователи инфор50 мации для электронных цифровых вычислительных устройств. М., "Энергия, 1970, с. 334-336, рис. 7-6в.

2. Авторское свидетельство СССР № 132863, кл. Н 03 К 13/20, 1960 (и-рототип } .

1005305

Составитель Н. Козлов

Редактор А. Долинич Техред ЕХаритончик Корректор M.Коста

Заказ 1925/77 Тираж 934 П одписное

ВНИИПИ Государственного комитета СССР ло делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Фйпиал ППП Патент, г. Ужгород, ул. Проектная, 4