Полусумматор на мдп-транзисторах

 

COOS СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБЛИК

09) . (11) Эсю Н 03 К 19/017

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3355593/18-21 (22) 18. 11. 81 (46) 30.03.83. Бюл. И 12 (72) С.Н. Косоусов, В.A.- Максимов и Я.Я. Петричкович (53) 621.374 (088.8) (56) 1 ° Букреев И.Н. и-др. Микроэлектронные схемы цифровых устройств.

M. "Советское радио", 1975 c° . 40 рис. 1. 36.

2. Авторское свидетельство СССР и 600734,:кл. н 03 к 19/20, 1978. (54)(57) пОлУсУимАтОР НА иДп-тРАНЗИСТОРАХ,. содержащий первый, .второй третий и четвертый ИДП"транзисторы р-типа и пятый, шестой, седьмой и восьмой ИДП-транзисторы п-типа, при этом стоки первого, третьего и четвертого транзисторов подключены соответственно к стокам пятого, шестого и седьмого TpBHSHcTopQh сток второго транзистора .подключен к первой выходной шине, затворы первого и пятого транзисторов подключены к пер вой входной шине, четвертого и седьмого - к второй, третьего и шестого - к стокам четвертого и седь" мого транзисторов, исток второго транзистора подключен к истоку третьего транзистора, а исток четвертого,. к шине питанив, о т л и ч à ю щ и йс я тем, что, с целью повышения быстродействия, в него введен девятый МДП-транзистор п-типа, причем истоки первого, шестого и затворы второго, девятого транзисторов подключены к второй входной шине, истоки восьмого, девятого, второго и третьего транзисторов подключены к первой входной шине, исток седьмого - к общей. шине, затвор восьмого и исток пятого - к затвору третьего транзистора, стоки первого и вто" . рого транзисторов подключены к стоку. восьмого, а стоки девятого, шестого и третьего транзисторов - к аторой выходной шине.

Изобретение относится к электронике и вычислительной технике и может быть использовано при построении арифметичеСких устройств.

Известен полусумматор, содержащий

7 ИДП-транзисторов р-типа j1)

Недостатком указанного элемента является повышенное потребление мощности в связи с тем, что устройство . выполнено на транзисторах одного типа °

Известен полусумматор на ИДП-транзисторах, содержащий первый, второй,. третий и четвертый МДП-транзисторы р-типа и пятый, шестой, седьмой и восьмой ИДП-транзисторы п-типа, при этом стоки первого, третьего и четвертого транзисторов подключены соответственно к стокам пятого, шестого и седьмого, сток второго транзис" тора подключен к выходной шине и . стоку шестого транзистора, затворы первого и пятого транзисторов подключены к первой входной шине, четвертого и седьмого - к второй, третьего и шестого — к стокам четвертого и седьмого, второго и восьмого - к стокам первого и пятого транзисторов, Ф истоки первого, второго, третьего и четвертого транзисторов подключены . к шине питания, исток пятого транзис тора — к второй входной шине, исток шесто о - к стоку восьмого, исток седьмого транзистора подключен к первой входной шине, исток восьмого транзистора - к общей шине f2)

Недостатком известного элемента является низкое быстродействие в связи с, тем, что заряд емкости, образованный стоками первого и пятого, четвертого и седьмого пар транзисторов через открытые транзисторы пя" тый и седьмой при комбинации входных сигналов А = 1, В = 1 осуществляется топека д уровня < оною, где Е

1 1тй уровень напряжения, соответствующий

"1", И орпороговое напряжение транзистора И -типа, 1 -коэффициент

Влияния подложки транзистора 1-типа, причем указанный уровень меньше уровня "1". Таким образом, на затворах шестого и восьмого транзисторов устанавливаются уровни напряженияменьшие, чем уровень напряжения "1", что приводит к неполному отпиранию последних, тем самым, к увеличению времени формирования на выходной шине уровнй напряжения, соответствующего "0"

"909

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем,что в полусумматор на МДП-транзисторах, содержащий первый, второй, третий и четвертый МДП-транзисторы

Р-типа и пятый, шестой, седьмой и восьмой МДП-транзисторы П -типа, при этом .стоки первого третьего и четвер1

tO того транзисторов подключены соответственно к стокам пятого, шестого и седьмого транзисторов, сток второго транзистора подключен к первой выходной шине, затворы первого и пято-!

5.ro транзисторов подключены к первой входной шине, четвертого и седьмогок второй, третьего и шестого — к стокам четвертого и седьмого транзисторов, исток второго транзистора подклюzO чен к истоку третьего транзистора, а исток четвертого — к шине питания, введен девятый ИДП-транзистор. И -типа, причем истоки первого, шестого и затворы второго, девятого транзисторов подключены к второй шине, истоки восьмого, девятого, второго и третьего транзисторов подключены к первой входной шине, исток седьмого— к общей шине, затвор восьмого и исток пятого - к затвору третьего транзистора, стоки первого и второго транзисторов подключены к стоку восьмо1 го, а стоки девятого, шестого и третьего транзисторов - к второй выходной шине.

На чертеже представлена электрическая принципиальная схема предлагаемого устройства.

Устройство содержит ИПД-транзисто4р Ры 1 — 4 р-типа и ИДП-транзисторы

5 - 9 и-типа. Стоки первого, третьего и четвертого транзисторов подключены соответственно к стокам пятого, шестого и седьмого. Затворы первого

-и пятого транзисторов и истоки второго и третьего, восьмого и девятого транзисторов подключены к первой входной шине.10, на которую поступает входной сигнал А. Затворы транзисторов 2, 9, 4 и 7 и истоки транзисторов 1, 6, 7 подключены к второй входной шине 11, на которую поступает входной сигнал В. Исток транзистора 4 подключен к шине 12 питания, а исток транзистора 7 — к общей ши55 не 13. Стоки транзисторов 1, 2, 5 и 8 подключены к первой выходной шине 14, на которой формируется сиг нап Б . Стоки транзисторов 3, 6 и

3 10089

9 подключены к второй выходной шине

15, на которой формируется сигнал P.

Устройство работает следующим образом.

При комбинации входных сигналов

А = О, В = 0 закрыты транзисторы

1 и 5 и через открытые транзисторы

2 и 8 на шине 14 формируется сигйал S = О, через открытый транзистор б

Формируется сигнал на шине 15. Р О. 1в

При комбинации входных сигналов А =

= О, В = 1 закрыты второй, пятый и восьмой транзисторы и на шине 14

-формируется сигнал S = 1 через открытый транзистор 1, на шине .15 формируется сигнал Р = О. через откры-. тые третий и девятый транзисторы,, транзистор 6 при этом закрыт. При

Т анзисторы

2 3 4 5 6 7 8 9

0 Отк Отк Зак Отк Зак Отк Зак Отк Зак 0 а

1 Отк Зак Отк Зак -Зак Зак Отк Зак Отк 1

0 Зак Отк Зак Отк Отк Отк Зак Отк Зак 1

1 Зак Зак Отк Зак Отк Зак Отк Зак Отк: 0 ройств. Машинное моделирование показывает, что быстродействие предла" гаемого устройства выше быстродейст4в вия известного устройства íà 303.

Кроме того, отсутствует необходимость применения дополнительных элементов для реализации функии разрядного переноса при построении полных сум45 -MBTOpOB °

Составитель Л. Петрова

Техред А, Бабинец Корректор А. Дзятко

Редактор Н. Ковалева

Заказ 2359/68 Тираж 934 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Йз таблицы следует, что нв выхове

14 реализуется фунция S = А В + А В, а на выходе 15 - Р = А В.

Использование предлагаемого устройства увеличивает быстродействие за счет повышения напряжения логических уровней, повышает в целом быстродействие арифметических уст

09 4 комбинации входных сигналов А 1, В = 0 закрыты первый, седьмой, девятый и..третий транзисторы. Сигнал

S = 1 на шине 14 формируется через открытые второй и восьмой транзисторы, а на шине 15 формируется сигнал Р = 0 через открытый транзистор

6. При комбинации входных сигналов

А = 1, В =. 1 закрыты первый, второй; четвертый, шестой . и восьмой транзисторы. На шине 14 формируется сигнал $ = 0 через открытый транзистор

На выходной шине 15 формируется сигнал P = 1 через открытые транзисторы 3 и 9.

1

Работа полусуммвтора иллюстрирует ся таблицей