Аналоговое запоминающее устройство

 

АНАЛОГОВОЕ ЗАПОМИНАГОСЦЕЕ УСТРОЙСТВО, содержаилее первый усилитель , вход которого является входом устройства,: выход первого усилителя соединен с первьв4 входом ключа, второй вход которого соединен с первым входом блока управления и с шиной управления, первый накопительный элемент, выполненный на первом конденсаторе , первая обкладка которого соединена с шинбй нулевого потенциала , второй усилитель, выход которого; является выходом устройства, и шины опорного напряжения, отличающ-е е с я тем, что, с целью повышения быстродействия устройства, в него введены три компаратора, второй и третий накопительные элементы, выполненные Hk втором и третьемконденсаторах , и три кс 1мутатора, первые входы которых соединены с выходом ключа, выходы первого коммутатора соединены с входами первой группы второго коммутатора, входы второй группы которого соединены с шинами опорного напряжения, пер . вые обкладки второго и третьего конденсаторов соединены с шиной нулевого потенциала, выходы второго комг мутатора соединены с вторыми обкладками конденсаторов,. вход второго усилителя соединен с выходами треть (Л его коммутатора, входы группы которого соединены с вторыми обкладками конденсаторов, второй и третий входы блока управления соединены с выхоЧ дами компараторов, первые входы кото-2 рых соединены с входом первого усилителя, а вторые входы компараторов соединены с шинами опорного напряжения . J g эь СП эо fttr.

СОКИ СОВЕТСКИХ

ОВИ

РЕСПУБЛИН

3(59 6 11 С 2-7 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3359843/18-24 . (22). 17.11.81 (46) 07.04.83. Бюл. У 13 (72) В.П. Гольцов и A.A. Саганенко (53) 681.327.66(088..8) (56) 1. Шило В.Л. Линейные интегральные схемы в радиоэлектронной аппаратуре. М., "Советское радио", 1979, с. 329-330.

2. Патент Японии В .38153, кл. 6 11 С 27/02, опублик..1978 (прототии). (54 ) (57) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО. содержащее первый усилитель, вход .которого является входом устройства, выход первого усилителя соединен с первым входом ключа, второй вход которого . соединен с первым входом блока управления и с шиной управления, первый накопительный элемент, выполненный на первом конденсаторе, первая обкладка которого соединена с шиной нулевого потенциала, второй усилитель, выход которого является выходом устройства, и шины опорного напряжения, о т л и ч а ю—

„.Я0„„1010658, А щ-е е с я тем, что, с целью повышения быстродействия устройства, в него введены три компаратора,. второй и третий накопительные элементы, выполненные на втором и третьем конденсаторах, и три коммутатора, первые входы которых соединены с выходом ключа, выходы первого коммутатора соединены с входами первой группы второго коммутатора, входы второй. группы которого соединенй с шйнами опорного напряжения, первые обкладки-второго и третьего.конденсаторов соединены с шиной нулевого потенциала, выходы второго ком-. мутатора соединены с вторыми обкладками конденсаторов,.вход второго

Ф усилителя соединен с выходами третьего коммутатора, входы группы которо го соединены с вторыми обкладками конденсаторов, второй и третий входы блока управления соединены с выхо дами компараторов, первые входы кото-Я рых соединены с входом первого уси- лителя, а вторые входы компараторов соединены с шинами опорного напряжения.

1010658!

Изобретение относится к автоматике .и вычнслительной технике и может быть использовано, например, в контрольно-измерительных, вычислительных, .телевизионных и других системах для осуществления временной дискретизации аналоговых электрических сигналов.

Известно аналоговое запоминающее устройство (АЗУ), содержащее ключи, запоминающий конденсатор, буферный повторитель на основе операционного усилителя (1 ).

В известном устройстве накопительный конденсатор заряжается от источника сигнала, что определяет боль- !5 шое время выборки и малую точность устройства.

Наиболее близким из известных по технической сущности является аналоговое запоминающее устройство, содержащее входной усилитель, к выходу которого через зарядный ключ подключается одна обкладка накопительного конденсатора, к этой же обкладке подключается вход буферного усили-25 теля, вторая обкладка конденсатора подключается к шине нулевого потенциала 21.

Однако и в этом устройстве велико время выборки, что определяется малыми скоростями нарастания выходного сигнала при работе входного усилителя на накопительную емкость.

Цель изобретения — повышение быст.Родействия аналогового запоминающего устройства.

Поставленная цель достигается тем, что в аналоговое запоминающее устройство, содержащее первый усилитель„ вход которого является входом устройства, выход первого усилителя 40 соединен с первым входом ключа, второй вход которого соединен с первым входом блока управления и с шиной управления, первый накопительный элемент, выполненный на пеРвом кон- 45 денсаторе, первая обкладка которого соединена с шиной нулевого потенциала, второй усилитель, выход которого является выходом устройства, и шины опорного напряжения, введены три компаратора, второй и третий накопительные элементы, выполненные на втором и третьем конденсаторах, и три коммутатора, первые входы котоРых соединены с выходом ключа, выходы первого коммутатора соединены с входами первой группы второго коммутатора, входы второй группы которого соединены с шинами опорного напряжения, первые обкладки второго и третьего конденсаторов соединены с шиной нулевого потенциала, выходы второго коммутатора соединены с вторыми обкладками конденсаторов, вход второго усилителя соединен с выходами третьего коммутатора, входы. 65 группы которого соединены с вторыми обкладками конденсаторов, второй и третий входы блока управления соединены с выходами компараторов, первые входы которых соединены с входом первого усилителя, а вторые входы компараторов соединены с шинами опорного напряжения.

На фиг. 1 изображена функциональная схема предлагаемого устройства; на фиг. 2 — временная диаграмма, поясняющая работу устройства.

Устройство, (фиг. 1) содержит усилители 1 и 2, ключ 3, коммутаторы

4-6, компараторы 7-9, блок 10 управления, накопительные элементы, выполненные на конденсаторах 11-13, шину 14 управления, шины 15-17 опорного напряжения и шину 18 нулевого потенциала.

Устройство работает следующим образом.

Значения опорных напряжений выбираютея лежащими внутри динамического диапазона входных напряжений

АЗУ. Напряжение входного сигнала постоянно сравнивается по амплитуде с опорными напряжениями, вследствие . чего в каждый момент времени на входе блока 10 управления будет ком-, бинация сигналов, поступающих с выходов компараторов 7-9, определяемая амплитудой входного сигнала. Каждой комбинации выходных сигналов компараторов 7-9 соответствует совокупность импульсов на выходе блока 10 управления, который переключает коммутаторы 4-6 так, что к выходу усилителя 1 и входу усилителя 2 подключается один из конденсаторов

11-13, а именно конденсатор, заряженный до напряжения, которое совпадает по амплитуде с опорным напряжением сработавшего последним компаратора, одновременно коммутатор 5 отключает источник опорного напряжения от выбранного конденсатора.

Таким образом, дозаряд одного из. конденсаторов 11-13 до значения входного напряжения начинается с напряжения соответствующего источника ,опорного напряжения, близкого по ве;личине к максимуму амплитуды входно1го сигнала. Пусть на вход АЗУ пода-!

1ется прямоугольный импульс в полном динамическом диапазоне входного сигнала от -" ЬХ до +U 8> (фиг. 2а) . В прототипе реакция на входной сигнал такого вида будет,как показано на фиг. 2б, где t — время, в течение которого происходит нарастание выходного сигнала до конечного значения.

Пусть значения опорных напряжений на шинах 15-17 будут соответственно равны + - - 0

U U

2 2

В исходном состоянии, когда на входе устройства присутствует уровень

1010658

4Ъя Е

ВниИпи Заказ 2495/39 Тираж 592 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 напряжения -US„,к выходу усилителя 1 через открытый в режиме выборки ключ 3 и к входу усилителя 2 подключен конденсатор 13, заряженный до напряжения -U>> (ôèã. 2в). При скачкообразном изменении входного сигнала до напряжения U срабатывают компараторы 7-9 и блок 10 управления, отключив от усилителей 1 и 2 конденсатор 13, подключит черед время к сигнальной цепи конденсатор 11, заряженный до напряжения + 2 "х где t — время, обусловленное. задержками срабатывания компараторов

7-9, блока 10 управления и коммутаторов 4-6 (фиг. 2в). B дальнейшем за врЕмя t (фиг. 2в) конденсатор 11 дозаряжается до конечного значения выходного напряжения. В ре:<име

"Хранение" сигнал, поступающий с шины 14 на блок 10 Управления, запрещает переключение коммутаторов

4-6. При таком выборе напряжений опорных источников время нарастания выходного сигнала уменьшается примерно в 4 раза. Если выполнить усилители 1 и 2 на базе операционных

+ фд усилителей. 140УДб со скоростью нарастания сигнала 2 В/мкс, в качестве компараторов выбрать компараторы 521СА1 с временем задержки пере ключения 120 нс, коммутаторы построить на К590КН-2 с временем включения 0,5 мкс и временем выключения 0,2 мкс, блок управления реализовать на микросхемах серии 130 (в частности, логическая схема уп10 равления собрана на ИМС 130 серии и содержит 3 схемы Kf.ÇÎËÌ и 5 схем

К13СЛАЗ), принять динамический диапазон входных сигналов равным+10 В, то для фиг, 2б, в получим

10 мкс, с2 = 700 нс, 1

= — — мкс. Время нарастания выход5

3 с . ного напряжения до конечного значения предлагаемого АЗУ меньше, чем у прототипа на величину е4 tz-(2+ 3

=10 — 3,8 = 6,0 (мкс). При увеличе- . нии числа конденсаторов и источников опорного напряжения время нарас 5 тания выходного напряжения (соответственно и время выборки) может быть еще более уменьшено.