Устройство для упорядочивания чисел

 

1. УСТ ЙСТВО ДЛЯ УПОРЯДО7 ЧИВАНИЯ ЧИСЕЛ, содержащее п групп входных элементов И, п входных рёгистров , п групп элементов И перезаписи , п -.1 групп по 1( в каждой группе схем сравнения ,п- 1 групп по 1с в каждой группе триггеров, блок синхронизации, г элементов ИЛИ, h реверсивных счетчиков, п элементов И-НЕ, группы элементов заД(жки, блок памяти,, группу выходных элементов ИЛИ, п групп выходных элементов И, причем кодовая шина чисел устройства соединена с информационными входами входных элементов И групп, выходы элементов И каждой группы соединены с информационными входами соответствующего входнрго регистра, выходы разрядов каждого регистра соединены с информационными входами элементов И перезаписи соответствующей группы и информационными входами выходных элементов И .соответствующей группы, вьлходы элементов И перезаписи каждой

соки советсних . СОЦИАЛИСТИЧЕСНИХ

РЕСВУБЛИН

3(59 . 6 06 F 7 06

ГОСУДАРСТаЕННЫй НОМИТЕТ CCCP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3356672/18-24 (22) 11.11.81 (46) 15.04.83. Бюл. 9.14 (72) В.В.Савичев .и В.П.Бартащук (53) 681.325 {088.8) (56).1. Патент CI1IA .9 3931612, кл. G 06 F 7/02, .опублик. 1976.

2. Авторское свидетельство СССР

Р 637810, кл. G 06 F 7/08, 1978.

3. Авторское свидетельство СССР

-по заявке М 2917776/24, кл.. G 06 F 7/06, 30.04.81 (прото» тип). (54)(57) 1. УСТРОЙСТВО ДЛЯ УПОРЯДО

ЧИВАНИЯ ЧИСЕЛ, содержащее и групп входнЫх элементов И, и входных регистров, и групп элементов И переза- писи, n †.1 групп по % в каждой группе схем сравнения,п — 1 групп по k в каждой группе триггеров, блок синхронизации, н элементов ИЛИ, реверсивных счетчиков, р элементов И-НЕ, группы элементов задержки, блок памяти, группу выходных элементов ИЛИ, и групп выходных элементов И, причем кодовая шина чисел устройства соединена с информационными входами входных элементов И групп, выходы элементов И каждой группы соединены с информационными входами соответствующего входного регистра,.выходы разрядов каждого регистра соединены с информационными входами элементов И перезаписи соответствующей группы и информационными входами выходных элементов И

:,соответствующей группы, выходы элементов И перезаписи каждой (i †. 1)-й (з = 1... и ) группы соединены с первой группой информационных входов .схем сравнения 1-й группы, выходы

"Больше" и "Равно, меньше" каждой схемы сравнения соединены соответственно с входами установки в единичное и нулевое состояние соответствующего триггера, вторая группа

„.SU„„12239 А информационных входов каждой у-й схемы сравнения 2 -й группы, где

1 2 ° Я -2., 2 = 1 ° 2 ° gA 1 соединена с выходами элементов И перезаписи (1 + 1)-й группы, прямой выход каждого 1 -го триггера первой группы соединен с первым входом (1+,1)-го злЕмента. ИЛИ, инверсный выход первого триггера первой группы соединен с первым входом первого элеМента ИЛИ, инверсные выходи второго-, третьего,..., (Н - 4.)-ro триггеров. первой группы соединены через первый, второй, {и — 2)-й элементы задержки первой группы с вторым, третьим,..., (п - 1)-м входами первого элемен- щ та ИЛИ, прямой выход . каждого j-ro триггера каждой z.-й группы через

j-и элемент задержки, 2.-й гРуппн соединен с 1-м входом i-ro элемента ИЛИ, инверсный выход каждого

-ro триггера каждой Z-й группы

Ф соединен через (n - i $ )-й элемент задержки с (п -,1+1 )-м входом (1 - l)-го элемента ИЛИ, выход .каждого элемента ИЛИ соединен с информационным входом соответствующего реверсивного счетчика, выходы каждого реверсивного счетчика соединены .с соответствующими входами элементов И-НЕ, выходы вйходных элементов И групп соединены с соответст-. вующими входами выходных" элементов

ИЛИ группы, выходы которых соединены с входами блока памяти, кодовые щины управления устройства соединены с входами блока синхронизации, первый выход которого соединен с управляю.щим входом входных элементов И групп второй выход соединен с управляющими входами входных регистров, третий выход соединен с управляющими входами элементов И перезаписи. групп, четвертый выход блока синхронизации соединен с первыми управляющими вхо1012239

10 дами выходных элементов И групп, пятый выход блока синхронизации соединен с первыми управляющими входами реверсивных.счетчиков, о т л и ч а ющ е е.с я тем, что, с целью расширения функциональных возможностей путем оперативного изменения порядка упорядочивания чисел, устройство дополнительно содержит и управляемых элементов И, и дополнительных элементов ИЛИ, причем информационные входы управляемых элементов И соединены с соответствующими выходами соответствующих реверсивных счетчиков, шестой выход блока синхронизации соединен с вторыми управляющими входами реверсивных счетчиков, седьмой и восьмой выходы блока синхронизации, соединены с управляющими входами элементов И-НЕ и управля — емых элементов И соответственно, выходы которых через соответствующие дополнительные элементы ИЛИ соединены с вторыми управляющими входами соответствующих выходных элементов И групп.

2, Устройство по и. 1, о т л и ч а ю щ .е е с я тем, что блок синхронизации содержит формирователи импульсов, элементы задержки, триггеры, элементы ИЛИ, И-НЕ, И, НЕ, счетчик, генератор тактовых импульсов, управляющий триггер, причем вход блока синхронизации соединен с входом установки в единичное состояние первого триггера, входом первого формирователя импульсов и входом первого элемента задержки, выход которого соединен с входом второго формирователя импульсов, выход которого соединен с входом установки в нулевое состояние первого триггера, входом

Изобретение относится к области вычислительной техники, в частности, к устройствам автоматической сортировки и формирования заданной последовательности кодов обрабаты- 5 ваемых массивов цифровой информации сравнением числовых значений кодов и может быть использовано в устройствах автоматической обработки цифровой информации и .дискретной автоматики.

Известно устройство сортировки и системы обработки данных, позволяющее формировать заданную последова-. тельность элементов, упорядочено размещенных от элементов низшего порядка до элементов высшего порядка. Уст-, ройство содержит память для хранения подлежащих сортировке кодов чисел, второго элемента задержки и единичным входом второго триггера, выход второго элемента задержки соединен с входом второго формирователя импульсов, выход которого соединен с нулевым входом второго триггера и входом третьего элемента задержки, выход которого соединен с входом третьего формирователя импульсов, выход которого соединен с первым входом элемента ИЛИ, выход элемента ИЛИ соединен с единичным входом третьего триггера и через четвертый элемент задержки и четвертый формирователь импульсов с входом запуска генератора тактовых импульсов и нулевым входом третьего триггера, выходы счетчика соединены с входами элемента И-НЕ, выход которого соединен с входом останова генератора тактовых импульсов, прямые выходы первого, второго и третьего триггеров соединены с первым, третьим и четвертым выходами блока, выход первого формирователя соединен с вторым выходом блока, прямой и инзерсный выходы управляющего триггера соединены с первыми входами соотзетственно второго и третьего элементов И, вторые входы которых соединены с выходами первого элемента И, выходы второго и третьего элементов

4 являются соответственно пятым и шестым выходами блока, входы установки в нулевое и единичное состояния управляющего триггера соединены с кодовой шиной управления устройст- ва, прямой выход управляющего триггера соединен через элемент HE с седьмым выходом блока, а инверсный выход соединен с восьмым выходом блока синхронизации.

2 несколько буферных регистров, каждый из которых обеспечивает запоминание кода одйого числа, несколько схем сравнения, каждая из которых служит для сравнения кода числа, считанного .из буферного регистра, с кодом числа, считанным из памяти, и для формирования в каждой схеме сравнения выходных сигналов "Больше" и "Равно, меньше". В устройстве предусмотрено несколько узлов адресации для хранения адресов кодов чисел в адресной последовательности, в которой адреса кодов чисел соответствуют кодам чисел хранящймся в буферных регистрах.

Для подключения буферных регистров к схемам сравнения предусмотрено несколько селекторов, к:икдыи из ко1012239

25 торых управляется адресом кода числа, хранимым в соответствующем узле адресации. Узел передачи состоит из нескольких схем передачи, каждая из которых включается между соответствующим одним узлом адресации и соседним с ним узлом адресации с целью селективной передачи адресов кодов чисел между узлами адресации при формировании соответствующей схемой сравнения выходного сигнала

"Больше". Узел передачи содержит блок для передачи адреса каждого кода числа из памяти в любой из узлов адресации, которому соответствует выходной сигнал "Больше" на 15 одном плече связанной с ним схемы сравнения и сигнал "Равно, меньше" на другом плече ° Укаэанный узел передачи упорядочивает адресную последовательность адресов кодов 2О чисел. Выходной узел служит для считывания кодов чисел из буферных регистров, выбранных селекторами, в установленном порядке адресов кодов (1).

Недостатком известного устройства являются низкие функциональные воэможности, выражающиеся в ограниченности числа вариантов упорядочивания кодов чисел массива, что не позволяет формировать последовательность кодов чисел, расположенных в порядке их убывания.

Известно также устройство для

copTHpoBKHtlltl-разрядных чисел, содержащее и регистров, выходы каждого из которых соединейы с входами схем сравнения, другие входя которых подключены к выходам регистра результата, выходные шины схем сравнения соединены через пе- 40 реключатели с входами элемента ИЛИ, элемента И, триггер и узлы запрета.

Выход равенства каждой схемы сравнения соединен, с управляющим входом соответствующего узла запрета, 45 другие входы. которого подключены. к управляющим шинам устройства, а выход — к одному из входов пер-, вого элемента И, другой вход котОрого соединен с выходной шиной устройства, а выход — с управляющим входом схемы сравнения. Выход элемента ИЛИ. соединен с входом триггера, друрой вход которого соединен с шиной тактовых сигналов, а выходы через переключатель — с входом второго элемента И, другой вход которого соединен с управляющей шиной устройства, а выход — с входом установки в нулевое состояние регистра результата. Входы поразрядного уп- 6О равления регистра результата подключены к выходам коммутатора, .вход которого соединен с шиной тактовых сигналов, а входы установки в единичное состояние разрядов ре- 65 гистра результата подключены к управляющей шине устройства 2 ..

Недостатком данного устройства являются низкие функциональные воэможности, заключающиеся в невозможности оперативного изменения порядка размещения чисел в упорядочиваемом массиве.

Наиболее близким к предложенному является устройство для упорядочивания чисел, содержащее и групп вход ных элементов И, и входных регистров, и групп элементов И перезаписи, п-1 групп по % в каждой группе схем сравнения, п -1 групп по % в каждой группе триггеров, блок синхрониза- ции, группу иэ элементов ИЛИ,п реверсивных счетчиков,п элементов И-НЕ элементы задержки, и групп выходных элементов И, группу элементов ИЛИ, блок памяти. Информационные входы устройства соединены с информационными входами входных элементов И групп, выходы элементов И каждой 1 -й группы, где i = 1,2, ...,n подключены к информационным входам ) --го входного регистра, выходы каждого 3 -го входного регистра соединены с информационными входами элементов И перезаписи 1 -й группы,.выходы элементов И перезаписи каждой (i — 1)-й группы подключены к первым информационным входам схем сравнения i --й группы, выходы "Больше", и "Равно, меньше" каждой j-й схемы сравнения z --й группы, где j = 1,2,,(n .- Е );

Z = 1,2. .. n — - 1,, соединены с входами установки в единичное и нулевое состояние соответственно,у-го триггера z -й группы. Вторые информационные.входы каждой 1-й схемы сравнения z-й группы подключены к выФодам элементов И перезаписи (i + 1)-й группы, прямой выход каждого j-ro триггера Первой группы соединен с первым входой () + 1)-го элемента ИЛИ инверсный выход пЕрвого триггера первой группы подключен к первому . входу первого элемента ИЛИ, инверсные выходы, второго, третьего,..., (n — 1)-го триггеров первой группы соединены через первый, второй,.. °, (n — 2)-й элементы задержки первой группы с.вторым, третьим, (n — 1)-м входами первого элемента

HJIH, прямой выход каждого j --ro триггера каждой z-й -группы через j-A эле-мент задержки z-й группы подключен к

1-му входу 1-го элемента ИЛИ, инверсный выход каждого j --го триггера каждой z -й группы соединен через (n . - 1+1 )-й элемент задержки с (n — 1+ ) )-м входом (i - 1)-го элемента ИЛИ. Выход каждого 4 --ro элемента ИЛИ подключен к информационному входу i-го реверсивного счетчика, выходы каждого )-го реверсивного счетчика соединены с входами

1012239

5

-го элемента И-НЕ. Выходы каждого .i-ro входного регистра подключены к информационным входам выходных элементов И j-й группы, выход каждого s -го элемента И-НЕ соединен с первым управляющим входом 5 выходных элементов И -й группы.

Выходы выходных элементов И групп соедйнены с входами эЛементов -ИЛИ; группы, выходы которых подключены к входам блока памяти. Управляющий вход устройства соединен с входом блока синхронизации, первый выход которого подключен к управляющим входам входных элементов И гРупп, втоРой выход соединен с уп- 15 равляющими входами элементов И перезаписи, а третий, четвертый и пятый выходы блока синхронизации соответственно подключены к управляющим входам выходных элементов И групп, реверсивных счетчиков и входных регистров.

В данном устройстве с помощью схем сравнения осуществляется попарное одновременное сравнение каждого из кодов в упорядочиваемом массиве с последующими кодами чисел.

Число схем сравнения равно числу сочетаний из количества кодов чисел в анализируемом массиве по два. Ре, зультаты сравнения кодов чисел преобразуются с помощью триггеров, элементов задержки и элементов ИЛЙ в число-импульсные коды, записывае-мые в реверсивные счетчики. Количество посылок в число-импульсных кодах равно числу случаев. когда данное число оказывается больше чисел из упорядочиваемого массива. Последовательным анализом указанных выше число-импульсных кодов с помощью 40 реверсивных счетчиков и узлов анализа нулевых состояний (элементы И-НЕ ) последовательно выбирают числа по .значениям этих кодов (рангов ) и выдают через элементы ИЛИ в блок памя- 45 ти в убывающем порядке j3$.

Недостатком такого устройства являются низкие функциональные возможности, заключающиеся в невозможности оперативного изменения порядка размещения кодов чисел в упорядочиваемом массиве °

Цель изобретения расширение функциональных возможностей путем оперативного изменения порядка размещения кодов в упорядочиваемом массиве.

Поставленная цель достигается тем, что устройство для упорядочивания чисел, содержащее и групп вход-, ных элементов И,l1 входных регист- . 60 ров, п групп элементов И перезаписи, n — 1 групп.по % в каждой группе схем сравнения, п - 1 групп no t. в каждой группе триггеров, блок синхронизации, и элементов ИЛИ,,п ре-.Я версивных счетчиков, и элементов

И-НЕ, группы элементов задержки, блок памяти, группу выходных элемен тов ИЛИ, п групп выходных элементов

И,причем кодовая шина чисел устройства соединена с информационными входами входных элементов И групп, выходы элементов И каждой группы сое= динены с информационными входами соответствующего входного регистра, выходы разрядов каждого регистра соединены с информационными входами элементов И перезаписи соответствующей группы и информационнымй входами вы-. ходных элементов И соответствующей группы, выходы элементов И перезаписи каждой (i - 1)-й (1 =1. ° .) группы соединены с первой группой информационных входов схем сравнения 1 -й группы, выходы "Больше" и "Равно, меньше" каждой схемы сравнения соединены соответственно с входами установки в единичное и нулевое состояние соответствующего триггера, вторая группа информационных входов каждой j-й схемы сравнения Z-й группы, где 1 =1 2

h — к, z = 1,2,..., n — 1, соединена с выходами элементов И перезаписи

1 + 1 -й группы, прямой выход каждого j-го триггера первой группы соединен с первым входом (j + 1 -го элемента ИЛИ, инверсный .выход первого триггера первой группы соединен с первым входом первого элемента ИЛИ, инверсные выходы второго третьего,..., и — 1 -го триггеров первой группы соединенЫ через пер- вый, второй,..., и — 2 -й элементы задержки первой группы с вторым, третьим,...,(n- 1) -м входами первого элемента ИЛИ, прямой выход каждого j --ro триггера каждой 1. — и груп пы через j-й элемент задержки Z-й группы соединен с j -м входом j --rо элемента ИЛИ, инверсный выход каждого 1 -ro триггера каждой 3-й группы соединен через (и- i + )-й элемент задержки с (П- 1+ 1 ) -м .входом (1 - 1)-го элемента ИЛИ, выход каждого элемента ИЛИ соединен с информационным входом соответствующего реверсивного счетчика, выходы каждого реверсивного счетчика соединены с соответствующими входами элементов

И-НЕ, выходы выходных элементов И групп соединены с соответствующими входами выходных элементов ИЛИ группы, выходы которых соединены с входами блока памяти, кодовые шины управления устройства соединены с входами блока синхронизации, первый выход которого соединен с управляющим входом входных элементов И групп, второй выход соединен с управляющими входами входных регистров, третий выход соединен с управляющими входами элементов И перезаписи групп, чет1012239

65 вертый выход блока синхронизации соединен с первыми управляющими входами выходных элементов И групп, пятый выход блока синхронизации соединен с первыми управляющими входами реверсивных счетчиков, дополнительно содержит и управляемых элементов

И, и --дополнительных элементов ИЛИ, причем информационные входы управляемых элементов И соединены с соответствующими выходами соответствующих реверсивных счетчиков, шестой выход блока синхронизации соединен с вторыми управляющими входа и реверсивных счетчиков, седьмой и восьмой выходы блока синхронизации соединены с управляющими входами элементов

И-НЕ и управляемых элементов И соответственно, выходы которых через соответствующие дополнительные элементы ИЛИ соединены с вторыми управляющими входами соответствующих выходных элементов И групп.

Блок синхронизации содержит формирователи импульсов, элементы задержки, триггеры, элементы ИЛИ, И-НЕ, НЕ, И, счетчик, генератор тактовых, I импульсов, управляющий триггер,причем вход блока синхронизации соединен с входом установки в единичное состояние первого триггера; входом .первого формирователя импульсов и входом первого элемента задержки, выход которого соединен с входом второго формирователя импульсов, выход которого соединен с входом установки в нулевое состояние первого триггера, входом второго элемента задержки и единичным входом второго триггера, выход второго элемента задержки соединен с входом второго формирователя импульсов, выход которого соединен с нулевым входом второго триггера и входом третьего элемента задержки, выход которого соединен с входом третьего формирователя импульсов, выход которого соединен с первым входом элемента ИЛИ, выход элемента ИЛИ соеди-нен с единичным входом третьего триггера и через четвертый элемент задержки и четвертый формирователь импульсов с входом запуска генера тора тактовых импульсов и нулевым входом третьего триггера, выходы счетчика. соединены с входами элемента И-НЕ, выход которого соединен с входом останова генератора .тактовых импульсов, прямые выходы первого, второго и третьего триггеров соединены с первым, третьим и четвертым выходами блока, выход первого формирователя соединен с вторым .выходом блока, прямой и инверсный выходы управляющего триг:гера соединены с первыми входами соответственно второго и третьего элементов И,. вторые вход которых соединены с выходами первого элемента И, выходы второго и третьего элементов И являются соответственно пятым и шестым выходами блока, входы установки в нулевое и

5 единичное состояния управляющего триггера соединены с кодовой шиной управления устройства, прямой выход управляющего триггера соединен через элемент НЕ с седьмьик

30 выходом блока, а инверсный выход соединен с восьмым выходом блока синхронизации.

На фиг. 1 представлена структурная схема устройства для случая yno- .

)5 Рядочения четыРех кодов числовоГО массива, на фиг. 2 — структурная

1 схема блока синхронизации. устройство содержит группы входных элементов И 1-4, входные регистры 5 — 8, группы элементов И перезаписи 9 — 12, группы жо три, две .одной в каждой группе схем.сравнения 13-15, 16-17 и 18, группы по три, два, одному в каждой группе триггеров 19-21, 22-23 и 24, блок синхронизации 25, элементы задержки

26-33, группы, группу элементов ИЛИ

34-37, реверсивные счетчики 38-41, элементы И-НЕ 42-45, управляемые элементы И 46-49, группу элементов

ИЛИ 50-53, группу выходных элементов И 54-57, группу элементов ИЛИ

58, блок памяти 59.

Блок синхронизации 25 содержит элемент задержки 60, формирователи импульсов 61 и 62, триггер 63, элемент задержки 64, формирователь импульсов 65, триггер 66, элемент задержки 67, формирователь импульсов

68, управляющий триггер 69, элемент

40 ИЛИ 70, элемент задержки 71, формирователь импульсов 72, триггер 73, генератор тактовых импульсов (ГТИ?

74, элемент И 75, элемент И 76, реверсивный счетчик 77, элемент И

45 78, элемент И-НЕ 79, элемент НЕ 80. устройство-реализует метод полного упорядочивания массива числовой информации с использованием матрицы бинарных отношений и формированием число-импульсных кодов, определяющих порядок выдачи чисел.

Устройство для упорядочивания кодов числового массива может работать в режиме упорядочивания кодов числового массива в убывающем порядке (режим 1) и режиме упорядочивания кодов числового массива в возрастающем порядке (режим 2).

Режим упорядочивания устанавливается с помощью управляющего триггера 69. При подаче управляющего сигнала "Режим 1" на единичнйй вход триггера 69 осуществляетбя размещение кодов числового массива в блоке памяти 59 в убывающем порядке-, при подаче сигнала ."Режим 2"

1012239

10 на вход установки в нулевое состояние триггера 69 размещение кодов числового массива в блоке памяти

59 осуществляется в возрастающем порядке.

В исходном состоянии входные 5 регистры 5-.8, триггеры 19-24, реверсивные счетчики 38-41, регистры блока памяти 59 могут быть обнулены (после включения устройства или хранить информацию, сохранившуюся ð после предыдущего такта работы.

Перед началом работы устройства в очередном такте необходимо установить режим упорядочивания, для чего по кодовой шине управления на триггер 69 необходимо подать сигнал

"Режим 1" или "Режим 2". Триггер

69, возбужденный по единичному или нулевому входу, обеспечивает коммутацию элементов И 75 и 76, выдавая тактовые импульсы или на обратный режим 1) или на прямой (режим 2) управляющие входы реверсивных счетчиков 38-41, а также управление элементами И-НЕ 42-45 и элементами И

46-49, снимая запрет с управляющего входа элементов И-HE 42-45 или выдавая разрешающий сигнал на элементы 46-49.

После установки режима упорядочивания по кодовой шине управления поступает сигнал "Пуск", по которому начинаетСя работа устройства.

По сигналу "Пуск" на выходе формирователя импульсов 62 вырабатывается синхросигнал, поступающий на, 35 второй выход блока синхронизации 25 по которому обнуляются входные регистры 5-8. Одновременно сигнал

"Пуск" поступает на вход установки в нулевое состояние триггера 63 и 4р вход элемента задержки 60 ° Триггер

63, переведенный в единичное состояние, на первом выходе блока 25 синхронизации формирует синхросигнал, выдаваемый на управляющие вхо- 45 ды элементов И 1-4 и разрешающий запись кодов чисел массива во вход- ные регистры 5-8.

Через интервал времени, определяемый задержкой элемента 60 и обес50 печивающий прием по кодовой шине числа и запись во входные регистры

5-8 кодов числа, триггер,63 переводится в нулевое состояние. Одновременно. триггер 66 переводится в единичное состояние, формируя на третьем выходе блока синхронизации 25 синхросигнал перезаписи, который поступает на управляющие входы групп элементов И перезаписи 9

12. По этому синхросигналу коды чи-. 6Р сел упорядочиваемого массива, хранимые во входных регистрах, одновременно выдаются в схемы сравнения 13-18. Длительность синхроимпульса перезаписи обусловливается 65

I временем задержки в элементе задержки 64 и определяется временем прохождения сигнала через элемент И, схему сравнения, а также временем срабатывания триггера знака.

Каждая из схем сравнения 13-18 обеспечивает сравнение двух кодов числового массива и выделение разностного сигнала. Операция сравнения кодов чисел реализуется вычитанием анализируемых кодов с последующим анализом знака разности.

Соотношение "Больше" представляется высоким потенциалом на выходе знакового разряда формируемой разности, а соотношение "Равно, меньше",. — низким потенциалом.

Результаты сравнения чисел фиксируются триггерами 19 — 24 и преобразуются с помощью элементов задержки 26-33 и элементов ИЛИ 34

37 в число-импульсные коды, количество посылок в которых равно числу случаев, когда данное число оказывается больше чисел из рассматриваемого массива.

По окончании срабатывания триггеров 19-24 сигналом, задержанным элементом задержки 64, обнуляется триггер 66. Элемент задержки 67 обеспечивает задержку на время формирования число-импульсных кодов и их записи в реверсивные счетчики 38-41.

Длительность задержки может быть определена из формулы з ".или < ) трр где И и — время распространения сигнала в элементе ИЛИ; время срабатывания триггера реверсивного счетчика;

h — число упорядочиваемых кодов массива.

Формирование число-импульсных кодов, характеризующих место числа в упорядоченном массиве, осуществляется с помощью реверсивных счетчиков 38

41. Сигналы сравнения с выходов триггеров 19 — 24 чбрЕз элементы ИЛИ 34

37 последовательно поступают на входы реверсивных счетчиков и переводят в единичные состояния соответствующие триггеры. Последовательная запись сигналов, необходимая для обеспечения устойчивого срабатывания триггеров, осуществляется элементами задержки

26-33, подключаемыми к входам элементов ИЛИ 34-37, начиная со второго.

При упорядочивании кодов числового массива в убывающем порядке выборка числа для его выдачи осуществляется по нулевому состоянию реверсивного счетчика. Анализ нулевого состояния реверсивного счетчика и его фиксация осуществляется элементами

И-НЕ 42-45. Сигналы на выходе элемен1012239

12 тов И-HE 42-45 формируются при условии отсутствия на управляющих входах элементов запрещающего сигнала, поступающего с седьмого выхода блока синхронизации 25, соединенного через элемент НЕ 80 с единичным выходом триггера 69. Разрешающий сигнал., сформированный на выходе элементов

И-НЕ 42-45, через элементы ИЛИ 50

53 поступает на второй управляющий вход групп выходных элементов И 54-57.10

При упорядочивании кодов числового массива в возрастающем порядке выборка числа для его выдачи осуществляется по состоянию счетчика, соответствующему минимальному числу массива. Данное состояние определя- . ется как код числа, меньшего числа упорядочиваемых кодов на единицу, и фиксируется с помощью элементов И

46-49. Информационные входы элементов И 46-49 подключаются к прямым выходам триггеров счетчиков, которые для заданного числа кодов массива должны находиться в единичном состоянии, и инверсным выходам триггеров, которые должны находиться, в нулевом состоянии. Управляющие входы элементов И 46-49 подключены -к восьмому выходу блока синхронизации 25, с которого поступает управляющий сигнал, формируемый триггером 69, находящимся в нулевом состоянии, Разрешающий сигнал, сформированный на выходах элементов И 46-49, через элементы ИЛИ 50 и 51 посту-. Ç5 пает также на второй управляющий вход групп выходных элементов И 54-57

Сигнал, задержанный элементом задержки 67 и .усиленный формирователем импульсов 68, через элемент 40

ИЛИ 70 поступает на вход триггера 73 и переводит pro в .единичное состояние. Триггер 73 на четверФом выходе блока синхронизации 25 формирует синхроимпульс, обеспечиваю- 45 щий управление группами выходных элементов И 54-57. Длительность синхроимпульса определяется временем записи кода числа в блок памяти 59. 50.

При наличии на входах одной из групп выходных элементов И 54-57 разрешающего сигнала, поступающего с выхода. элементов ИЛИ 50-53, и

« синхроимпульса с четвертого выхода блока синхронизации 25 наибольший код числа с выхода соответствующего входного регистра через одну из групп выходных элементов И 54-57 и группу элементов ИЛИ 58 поступаетна вход блока памяти 59 для записи.

По окончании синхроимпульса,ког" да триггер переведен в нулевое состояние, запускается генератор тактовых импульсов 74. Импульс .с выхода генератора тактовых импульсов .74 65 через элемент И 78, на второй .вход которого подан разрешающий потенциал с инверсного выхода тригге- ра 73, и через элемент И 75 или элемент И 76 (в зависимости от режима упорядочивания ) поступает на обратный или прямой выходы реверсив- ных счетчиков 38-41.

При упорядочивании кодов числового массива в убывающем порядке импульс с выхода ГТИ 74 поступает через элемент И 75, возбужденный по второму входу напряжением с прям го.выхода триггера 69, на обратные входы реверсивных счетчиков 38—

41 одновременно в виде сигнала "-1" уменьшая содержимое счетчика на единицу. Для одного из реверсивных счетчиков 38-41 состояние которого стало нулевым. соответствующий из элементов И-НЕ 42-45 формирует сигнал. который через один из элементов ИЛИ 50-53 поступает на вторые входы одной из групп выходных элементов И 54-57, разрешая выдачу очередного кода числа в память 59 °

При этом синхроимпульс, управляющий группами выходных элементов И 54-57 формируется на четвертом выходе блока синхронизации 25 триггером 73, переведенным в единичное состояние импульсом с выхода ГТИ 74 через . элемент ИЛИ 70 °

В случае упорядочивания кодов числового массива в убывающем порядке импульс с выхода ГТИ 74 поступает через элемент И 76, возбужденный по второму входу напряжением с инверсного выхода триггера 69, на прямые входы реверсивных счетчиков

38-41 одновременно .в виде сигнала

"+1", увеличивая содержимое счет-р чиков на единицу. Для одного из реверсивных счетчиков 38-41, состояние которого соответствует минимальному числу массива, соответствую1 щий элемент И 46-49 формирует разрешающий сигнал, который через один из элементов ИЛЙ 50-53 поступает на вторые входы одной из групп выходных элементов И 54-57, разрешая выдачу очередного кода числа в память 59.

Импульс с выхода генератора тактовых импульсов 74 поступает одновременно на обратный вход реверсивного счетчика 77, уменьшая содержимое счетчика на единицу. Реверсивный счетчик 77 обеспечивает подсчет числа сформированных такТовых импульсов, т.е. числа кодов, выданных в память 59. После выдачи последнего кода упорядочиваемого массива содержимое реверсивного счетчика 77,становится равным нулю. Данное состояние счетчика фиксируется элементом

И-НЕ 79. Сигнал, формируемый эле14

13

1012239

10 ментом И-.НЕ 79, подается на вход останова генератора и останавливает генератор тактовых импульсов 74.

По.окончании записи последнего кода в память 59 триггер 73 переводится в нулевое состояние, снимая синхросигнал с первого управляющего входа групп выходных элементов 54-57. Таким образом, в ячейках памяти 59 будет размещен упорядоченный числовой массив.

Использование предложенного устройства для упорядочивания кодов чис- лового массива обеспечивает возможность автоматического формирования массивов, коды.в которых размещены как в порядке возрастания, так и в порядке убывания, возможность программного и микропрограммного управления устройством при включении последнего в состав комплекса вычислительных средств обработки информации, повышение оперативности обработки массивов информации и возможность сопряжения устройства с потребителями упорядоченной информации.

1012239

Составитель A. Суздалев

Редактор Л. Веселовская Техред Ж. Кастелевич.

Корректор О. Билак

Эакаэ 2765/59 Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное.

Филйал ПЦП "Патент", г. Ужгород, ул. Проектная, 4