Устройство для контроля цифровых узлов

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее блок памяти , блок сравнения, блок управления , блок формирования тестовой информации , регистр теста, блок мультиплексоров , коммутатор; причем первый выход блока управления соединен с . первым, управляющим входом блока формирования тестовой информации, второй управляющий вход. которого соединен с вторым выходом блока управления , третий выход которого соединен с управляю1чим входом блока дв1- мяти, группа выходов которого соеди нена с группой информационных выходов блока формирования тестовой информации, группа информационных выходов которого соединена с группой информационных входов регистра теста , управляющий вход которого соединен с управляющим выходом блока формирования тестовой информации, выхо блока памяти соединен с первым вхо . дом блока сравнения, выход которого соединен с входом блока управления, четвертый и пятый выходы которого соединены соответственно с тактовым и счетным входами блока мультиплексора , о т л и ч а ю щ а е с я тем, что, с целью упрсйцения устройства , коммутатор содержит группу ограничительных резисторов, группу ключевых транзисторов, базы которых соединены соответственно с вь ходами регистра теста, эмиттеры ключевых i транзисторов соединены с шиной нулеСО вого потенциала коммутатора, колекс торы ключевых транзисторов коммутатора соединены с входами ограничитель ных резисторов, с выходами проверяет в мого узла, с информационными входами блока мультиплексора,, выход которого соединен с вторым входом блока сравнения, выхода ограничительных , резисторов коммутатора соединены с шиной электропитания коммутатора. со Ф оь

СОЮЗ СОВЕТСНИХ соцИАлистичесних . РЕСПУБЛИН з(5р G 06 F 11 16

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ к атоескомм саидггкльств, (21) 3350195/18-24

i(22) 27,10,81 (46)23,04.83, Вюл, Р 15 (72)И, В, Гаранжа и Л. М. Вуравцова (53)681,326(088.8) (56)1 . Авторское свидетельство СССР

Р 527707, кл. G 06 F 11/00, 1974, 2, .Авторское свидетельство СССР

Р 390526, кл. 0 06 F 11/26, 1971 ° (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ЦИФРОВЫХ УЗЛОВ, содержащее блок памяти, блок сравнения, блок управления,. блок фсрмирования тестовой информации, регистр теста, блок мультиплексоров, коммутатор; причем первый выход блока управления соединен с . первым. управляющим входом блока формирования тестовой информации, вто- рой управляющий вход которого соединен с вторым выходом блока управления, третий выход которого соединен с управляющим входом блока цймяти, группа выходов которого соеди-. нена с группой информационных выходов блока формирования тестовой информации, группа информационных выходов которого соединена с группой

„„SU„„1013960 А информационных входов регистра теста, управляющий вход которого соеди-. нен с управляющим выходом блока фор" мирования тестовой информации, выхоД блока памяти соединен с первым входом блока сравнения, выход которого соединен с входом блока управления . четвертый .и пятый выходы которого соединены соответственно с тактовым и счетным входами блока мультиплексора, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, коычутатор содержит групцу ограничительных резисторов, группу .ключевых транзисторов, базй которых соединены соответственно с восходами регистра теста, эмиттеры ключевых . Q транзисторов соединены с шиной нуле- д д вого потенциала коммутатора, колек- фф; торы ключевых транзисторов коммутатора соединены с входами ограничитель вию ных резисторов с выходами проверяе мого узла, с информационными входа- 6 ми блока мультиплексора,. выход кото рого соединен с вторым входом блока сравнения, выходы ограничительных резисторов коммутатора соединены с шиной электропитания коммутатора, фиы

СФ

1013960

Изобретение относится к вычислительной технике и может быть использовано для контроля и диагностики логических блоков и цифровых узлов ЭВМ, Известно устройство для проверки логических блоков, содержащее блок ввода данных, блок управления, коммутатор выходных сигналов, контролируемый блок, генератор случайных чисел, преобразователь случайных чисел,- блок индикации и блок статических анализаторов 1 .

Однако такое устройство является сложным из-за того, что входы контролируемого логического блока подключены к выходам преобразователя случаййых чисел, а выходы этого блока соединены со входами коммутатора.

При этом необходимы дополнительные средства коммутации, разделяющие 70 индивидуально для каждого блока входы и выходы.

Наиболее близким по техническому решению к предлагаемому является многоканальное устройство тесто-25 ваго контроля цифровых узлов ЭВМ, содержащее запоминающий блок для хранения тестов, регистр теста, формирователи входных и выходных сигналов, блок коммутации, блок сравнения и объект контроля, причем запоминаю-.. щая ячейка любого из разрядов регистра теста подключена через. выходной формирователь и переключатель коммутационного устройства и через параллель-, З5 но включенные к ним схему совпадения и входной формирователь к входному контакту проверяемого цифрового узла 2 ).

Однако известное. устройство является сложным из-за большого коли.чества переключателей, формировате-лей входных и выходных сигналов, Цель изобретения — упрощение устройства. 45

Поставленная цель достигается тем, что в устройстве для контроля цифровых узлов, содержащем блок памяти, блок сравнений, блок управленияг блок формирования тестовой ин 50 формации, регистр теста, блок мультиплексора, коммутатор, причем первый выход блока управления соединен с первым управляющим входом блока фор-: мирования тестовой информации, вто-. рой управляющий вход которого соединен со вторым выходом блока управле-. ния, третий выход которого соединен с управляющим входом блока памяти, группа выходов которого соединена с группой информационных входов. 60 блока формирования тестовой информации, группа информационных выходов которого соединена с группой ин-. формационных выходов регистра теста, управляющий вход которого соеди- 65 нен с управляющим выходом блока формирования тестовой информации, выход блока памяти соединен с первым входом блока сравнения, выход которого соединен с входом блока управления, четвертый и пятый выходы которого соединены соответственно с тактовым и счетным входами блока мультиплексора, коммутатор содержит группу ограничительных резисторов, группу ключевых транзисторов, базы которых соединены соответственно с выходами регистра теста, эмиттеры ключевых транзисторов соединены с шиной нулевого потенциала коммутатора, коллекторы ключевых транзисторов коммутатора соединены с входами ограни. чительных резисторов, с выходами проверяемого узла, с информационными. входами блока мультиплексора, выход которого соединен со вторым входом блока сравнения, выходы ограничительных резисторов коммутатора соединены с шиной электропитания коммутатора..

На фиг. 1 представлена функциональная схема устройства; на фиг,2— функциональная схема блока управления.

Устройство состоит из блока 1 памяти, блока 2 формирования тестовой информации, включающего формирователи 3, счетчик 4 записи и дешифратор 5 стробов. записи, регистра 6, теста, коммутатора 7, состоящего из группы ключевых транзисторов 8, группы ограничительных резисторов 9 и опорного напряжения 10, цифрового . узла 11, блока 12 мультиплексора, представляющего собой f-разрядный

N-входной мультиплексор 13 с адресной выборкой, управляемый счетчиком 14, блока 15 сравнения и блока

16 управления, Блок 16 управления состоит из генератора 17 тактовых импульсов, переключателя 18 запуска, генератора 1Ч одиночных импульсов, двухвходного элемента И 20, триггера 21 пуска, трехвходового элемента И 22, триггера 23 записи, двухвходового элемента ИЛИ .24, счетчика 25 тактов записи, двухвходового элемента И 26, счетчика 27 тактов считывания, двухвходового элемента И 28, счетчика

29 адреса, триггера 30 ошибки, трехвходового элемента H 31, индикатора

32 ошибок, Устройство работает следующим образом. тестовая информация из блока 1 памяти через блок 2 формирования тестовой информации последовательно Р словами по k разрядам записываются. в регистр б теста с помощью стробов записи, которые выбираются счетчиком

4 записи и формируются дешифратором

1013960

5 записи под действием управляющего импульса с выхода элемента 26 блока

16 управления:, По заднему фронту зтого строба счетчик 4 изменяет свое состояние, выбирая очередной строб записи.

Регистр 6 теста состоит из P отдельных регистров, Каждый из этих регистров имеет k информационных разрядов и один строб записи, Формирователи 3 блока 2 формирования тестовой информации предназначены для обеспечения нагрузочной способ-. ности по входам регистра 6 теста, Запись информации в регистр теста осуществляется за Р раз, Тестовая информация, которая записывается в регистр 6 теста, представляет совокупность входных воздей-. ствий и масок. Во все разряды регистра б, которые соответствуют вхо- 20 дам провЕряемого узла 11, записываются входные воздействия, а на все разряды, которые соответствуют выходам объекта контроля, одновременно записываются маски. Значения ма- 25 сок, которые соответствуют выходам проверяемого узла 11 и записываются на регистре 6 теста, должны быть такими, чтобы элементы с открытым коллектором 8 соответствующих разрядов . 3Q

Коммутатора 7 были закрыты, В этом случае элементы с открытым коллектором не будут нагружать выходы проверяемого узла 11, Нагрузкой для этих ВыхОДОВ буДут тОлькО ВысОКО- 35 омные ограничительwe резисторы 9.

Значения входных воздействий .на регистре б теста при выдаче очередных тестовых воздействий меняются, а ,ключевйе транзисторы 8 коммутатора

7, которые возбуждаются этими входными воздействиями, в одном случае; могут быть открыты, а во ВтОрОм закрыты, в отличие от масок, которые при выдаче очередных тестовых воздействий подтверждаются и удержив т 45 элементы 8 в-закрытом состоянии, Если элементы с открытым коллектором открыты, то на каждом из этих входов проверяемого узла будет нулеВой потенциал, а если закрыты — то потенциал опорного напряжения. В первом случае. токи входов проверяемого узла будут определяться клю-. чевыми транзисторами,а во втором случае — номиналами ограничительных резисторов 9 и источником 10 опорного напряжения, Если в качестве объекта контроля, йапример, исполь-. зуется логика на ТТЛ элементах, то для обеспечения логической единицы,60 на стандартных входах необходим ток,который измеряется десятками микроампер, а для обеспечения логического нуля — миллиамперами. Если ограничительный резистор будет иметь но- 65 минал, обеспечиваюьщй логическую единицу для входа (логический нуль обеспечивает ключевой транзистор), то нагрузкой для выходов проверяемого узла будут только эти ограничительные резисторы, которые на работоспособности выходов не будут отражаться (менее одной нагрузки на выход), Под действием входных воздействий на выходах проверяемого узла появляются реакции. Так как для всех выходов ключевые транзисторы закрыты и ограничительные резистбры не препятствуют появлению выходных реакций, входные воздействия и выходные реакции проверяемого узла поступают в блок 12, Так как блок .12f-разрядный И-входовой мультиплексор с адресной выборкой, управляемый счетчиком 14; то информация и словами по f разрядов последовательно выдается на блок 15 сравнения и сравнивается с ожидаемой информацией, которая поступает на блок сравнейия иэ блока 1 ° Счетчик 14 изменяет свое состояние по счетному импульсу, который Вырабатывается элементом 28 блока 16 управления, В исходное состоя- ние счетчики 4 и 14 устанавливаются сигналом, который вырабатывается генератором 19 одиночных импульсов бло- . ка 16 управления.

Тестовая информация, которая выдается на регистр 6 теста, по разрядности.может отличаться от Ожидаемой, т,е. k может отличаться от

Это не будет отражаться на работоспособности данного устройства. При этом часть разрядов блока памяти может не использоваться, Блок 16 управления работает следующим образом, Генератор 17 тактовых импульсов непрерывно вырабатывает. тактовые импульсы, Тактовый импульс первого выхода смещен по фазе относительно тактового импульса второго выхода таким образом, что они друг с другом не перекрываются, Эти импульсы обеспечивают синхронизацию всего устройства.

При нажатии кнопки 18 запуска по тактовому импульсу первого выхода генератор 19 одиночных импульсов вырабатывает импульс запуска, По этому импульсу триггер 21 пуска и триггер 23 записи устанавливаются в единичное состояние, а триггер 30 ошибки и счетчики 25, 27 и 29 - в нулевое счетчики 4 и 14 также уста-„ навливаются в нулевое состояние, оба по первому входу. По единичному значению триггера 21.пуска и по так" товым импульсам второго выхода гене- ратора 17 на выходе элемента 20 вырабатываются импульсы.

1013960

В первоначальном состоянии триггер 23 записи находится в единице, На выходе элемента 26 по единичному значению триггера 23 и по импульсам с выхода элемента 20 вырабатываются импульсы записи, которые поступают на счетные входй счетчиков 25 и 4 и стробирующий вход дешифратора 5, По каждомУ импульсу с выхода элемента 20 на одйом из. выходов дешифратора 5, который выбирается счетчикам 4, появляется строб, по кото- .

,рому производится запись входных воздействий и масок из запоминаю.щего блока 1 в регистр 6 теста, По заднему фронту этого импульса с выхода элемента 20, т,е, .после записи очередной. информации из блока

1 памяти в регистр 6 теста, содержимое счетчика 29 увеличивается на единицу. Это значит, что выбирается 20 .очередное слово из блока 1 памяти, Счетчик 4 также изменяет свое содер- . жимое, выбирая очередной строб записи. Счетчик 25 осуществляет контроль количества слов, записанных из бло- 25 ка 1 памяти в регистр 6 теста, По окончании записи последнего слова счетчик 25 вырабатывает импульс пере.полнения, который через вход эле,мента ИЛИ поступает на счетный вход ЗО триггера 23 и переключает его в нуле-, вое состояние. Дальнейшая запись информации в регистр теста не происходит, так как элемент 26 в этом случае отключен, При переходе тригге-35 .ра 23 в нулевое состояние. на первом .входе элемента 28 и на третьем входе элемента 31 появляется разрешающий потенциал.

При выдаче очередного импульса

:С выхода элемента 20 по нулевому 4О состоИнию триггера 23 на элементе 31 .происходит анализ ошибки, которая поступает со схемы 15 сравнения на

его второй, вход. Если имеет место ошибка, то на выходе этого элемента появляется импульс, который устанавливает триггер 30 ошибки по второму входу в единичное состояние с выдачей информации на индикатор 32 ошибок, Кроме этого, на третьем входе элемента 22 появляется разрешающий потенциал. Если ошибка на втором входе элемента 31 отсутствует, то триггер ошибки остается в нулевом состоянии. Это происходит в том случае, когда информация из блока 1 памяти по адресу, который находится в счетчике 29 и поступает в блок 1 памяти, сравнивается с информацией, которая поступает с проверяющего узла 11 через одно из направлений мультиплексора 13, определяемого счетчиком 14, По заднему фронту этого импульса с выхода элемента 20 содержимое каждого из.счетчиков 14, 27 и 29 увеличивается на единицу, Это значит, что из блока 1 памяти поступит очередное слово для сравнения, а мультиплексор 13 подключит следующую группу входов-выходов объекта контроля, Счетчик 27 осуществляет подсчет количества сравниваемых слов, S.

По окончайии анализа всех контактов объекта контроля счетчик 27 выдает сигнал переполнения, по которому через элемент ИЛИ 24 происходит изменение состояния триггера 23 по счетному входу на единичное, Снова происходит запись на регистр 6 теста очередного воздействия Р словами по kразрядам,,и цикл повторяется.

При обнаружении ошибки после переключения триггера 23 в единичное состояние по тактовому импульсу первого выхода генератора 17, на выходе элемента 22 вырабатывается импульс, по которому триггер 21 пуска переходит в нулевое состояние и происходит останов устройства с индикацией ошибки на индикаторе 32, Применение данного устройства позволит уменьшить аппаратные затраты при большом количестве проверяемых точек, а также расширить область его примейения, например для прозвонки плат и жгутов, где имеется большое количество точек контроля.

1013960

Фиг.Р

1013960

Составитель Н, Торопова

Техред К.Мыцьо Корректор И. Шулла

Редактор Н. Егорова

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Заказ 3006/58

Филиал ППП "Патент", r, Ужгород, ул, Проектная, 4