Устройство для контроля двухпроцессорной системы

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДВУХПРОЦЕССОРНОЙ СИСТЕМЫ, содержащее два блока запуск.а, каждый из которых содержит счетчик времени,четыре элемента И, два -элемента ИЛИ, элемент .НЕ, триггер начального пуска, триггер контроля пуска и триггер сброса процессора, причем первый выход счетчика времени соединен.с первых входом первого-элемента И, выход которого и выход триггера сб1роса процессора подключены соответственно к первому и второму входам первого элемента ИЛИ, а выход элемента НЕ подключен К первому входу . второго эле1мента И, о т л и ч а ющ е е с я тем, что, с целью расширения области применения устрой .ства, в каждый блок запуска введены пять элементов ИЛИ, триггер пуска счетчика времени и формирователь одиночного импульса, причем в каждом блоке запуска второй выхрд счетчика времени соединен с первым .входом третьего элемента И, выход которого соединен с соответствуют щей выходной шиной начального пуска контролируемого процессора, а второй вход - с соответствующей входной шиной установки режима контролируемого процессора, вторым входом первого элемента И и входом элемента НЕ, первый выход счетчика времени подключен к второму входу второго элемента И, третий вход которого соединен с третьим входом первого элемента И и выходим.триггера, контроля пуска, а выход - с перВЕлм вхо .дом второго элемента ИЛИ, выходом ; соединенного с сеответствующей выходной шиной пуска после отказа устройства , а вторым входом - с соответствующей .входной шиной отказа . контролируелюго пр.оцёссора:, выход первого элемента ИЛИ соединен с соответствующей цшной:сброса контролируемого/процессора , счётный . . вход с етчика времени подключён к выходу четвертого элемента И, первым входом соединенного с соответствующей входной шиной тактовых импульсов устройства, вход сброса счетСО чика времени подключен к входной шине начального сброса устройства и первым входам третьедо, четвертого, пятого и шестого элементов ИЛИ,, выход третьего элемента ИЛИ подключен к первому, входу триггера начальног о пуска, второй вход KOTojSoro соединен с выходом седьмого элемента ИЛИ, а выход - через формирователь одиночного , импульса - с первыми входами триггера пуска счетчика времени, триггера сброса процессора и триггера ы Ф Ф to контроля йуска, вторые входы котррых подключены соответственно к выходам четвертого, шестого и пятого элемен- . тов. ИЛИ, третий и четвертый выходы счетчика времени соответственно соединены с вторыми входами шестого и четвертого элементов ИЛИ, выход триггера пуска -счетчика времени соединен .с вторым входом четвертого элемента И, вторые входы третьего и пятого элементов ИЛИ подключены к соответствующей группе входных шин синхронизации устройства, первый вход седьмого элемента ИЛИ соединен с соответствующей шиной пуска устройства, трбтьи входы третьего, пятого и второй вход седьмого элементов ИЛИ первого

СОЮЗ СОВЕТСНИХ

СОЦЯАЛИСТИЧЕСНИХ

РЕСПУБЛИК

3(51) G 06 F 15 16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

f10 ДЕЛАМ ИЗОБРЕТЕНИЯ И ОТКРЫТИЙ

H ABTOPCMOMV СВИДЕТЕЛЬСТВУ.(21)3387336/18-24 (22)29.01.82 (46)23.04.83. Бюл. Р 15 (72)Е. Г. Платонов, Л. A, Тарасов, . В.. Б, Епинин, В. A. Гурьев, l0. П.КУ-. ракии, В. В. Сокирко и Н, Ф. Шанин (53.)681.14(088.8) (56)1. Патент CIQA Р 4072852,кл,340-

172. 5, опублик 1977, 2, Авторское свидетельство СССР по заявке 9 2823999/18-24, кл ° G 06 F 15/16, 1979 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ДВУХПРОЦЕССОРНОЙ СИСТЕМЫ, содержащее пва блока запуска, каждый из которых содержит счетчик времени, четыре элемента И, два .элемецта ЙЛИ, эле.мент НЕ, триггер начального пуска, триггер контроля пуска и триггер сброса процессора, причем первый выход счетчика времени соединен. с пер- вых входом первого. элемента И, выход которого и выХод триггера сброса процессора йодключены соответственно к первому и второму входам первого элемента ИЛИ, а выход эле-мента НЕ .подключен К первому входу второго элемента И, о т л и ч а ющ е е с я тем, что, с целью расширения области прйменения устрой. ства, в каждый блок запуска введены пять элементов ИЛИ, триггер пуска счетчика времени и формирователь одиночного импульса, причем в каждом блоке запуска второй выход счетчика времени соединен с первым .-входом третьего элемента И, выход которого соединен с соответствую-. щей выходной шиной начального пуска контролируемого процессора, а второй вход — с соответствующей входной шиной установки режима контролируемого процессора, вторым входом первого элемента И и входом элемента HE первый выход счетчика времени подключен к второму входу второ„„SU 1013962 А

ro элемента И, третий вход которого соединен с третьим входом первого элемента И и выходом. триггера контроля пуска, а выход - с первым входом второго элемента ИЛИ, выХодом соединенного с соответствующей выходной шиной пуска после отказа устройства, а вторым входом — с соответствующей .входной шиной отказа контролируемого:процессора., вы- ход первого элемента ИЛИ соединен с соответствующей шиной, сброса контролируемого процессора, счетный вход сЧетчика времени подключен к выходу четвертого элемента И, первым ° входом соединенного с соответствующей входной шиной тактовых импуль- g сов устройства, вход сброса счетчика времени подключен к входной шине начального сброса устройства и первым входам, третьего, четвертого, пятоГо и шестого элементов ИЛИ, выход третьего элемента ИЛИ подключен к первому. входу триггера начального пуска, второй вход которого соединен с выходом седьмого элемента ИЛИ, »»й; а выход — через формирователь одиноч- «, ного импульса — с первыми входами триггера пуска счетчика времени, laaeL триггера сброса процессора и триггера » « контроля пуска, вторые входы которых подключены соответственно к выходам {© четвертого; шестого и пятого элемен-, «р» тов ИЛИ, третий и четвертый выходы счетчика времени соответственно сое- (Я динены с вторыми входами шестого и четвертого элементов ИЛИ, выход триг- »» гера пуска .счетчика времени соединен Ф с вторым входом четвертого элемента

И, вторые входы третьего и пятого элементов ИЛИ подключены к соответствующей группе входных шин синхронизации устройства, первый вход седьмого элемента ИЛИ соединен с соответствующей шиной пуска устройства, третьи входы третьего, пятого и второй вход седьмого элементов ИЛИ первого

1013962 блока запуска соединены соответственно с вторыми входами третьего, пятоИзобретение относится к вычислительной технике и может быть использовано в системах обработки данных, Известно устройство контроля и повторного пуска ЦВМ, содержащее про- 5 цессор, декодер, мультиплексор, два узла синхронизации, счетчик времени, таймер "сторожа" и временной делитель. и осуществляющее проверку наличия периодически выдаваемых выходных сигналов от ЦВМ при правильном выполнении программы, При отсутствии определенного числа этих периодических сигналов вырабатывается сигнал повторного пуска этой же ЦВМ; Од" новременно начинается отсчет временного интервала, в конце которого вырабатывается сигнал управления, выдача которого(с одновременной периодической выдачей выходнйх сигна- О лов) означает нормальное функционирование ЦВМ после повторного запуска, Если же в схеме контроля и повторного пуска ЦВМ продолжается пропадание выходных сигналов во время отсчета временного интервала, то отсчет этого временного интервала прекращается и блокируется выработка сигнала управI ления, что служит сигнализацией не-. правильной работы ЦВМ $1) °

Недостаток этого устройства состоит в низкой надежности, так как оно не обеспечивает продолжения нормального функционирования этой UBM после возникновения отказа, а также при возникновении неисправности в цепи пуска ЦВМ, Наиболее близким к предлагаемому по технической сущности является устройство для синхронизации двухпроцессорной системы обработки дан- 40 ных, содержащее два блока синхронизации, соединенных управляющими выходами со входами первого и второго процессоров, входами - с соответствующими выходами блока переклю- 45 яения конфигурации, причем группа; выходов одного блока синхронизации подключена к группе синхронизирующих входов другого блока синхронизации. Каждый блок синхронизации со- 5О держит генератор синхросигналов, ге-. .нератор часов, узел переключения генераторов, узел формирования син хросерий и узел пересчета, причем первый и второй входы узла переклю- 55 чения генераторов соответственно

ro и седьмого элементов ИЛИ второго блока запуска. подключены к выходам генераторов синхросигналов первого и второго блоков синхронизации, третий и четвертый входы — соответственно к выходам генераторов часов первого и второго блоков синхронизации, пятый и шестой входы — к соответствующим входам блока переключения конфигураций, первый и второй выходы и седьмой и восьмой входы — соответственно к первым входам и выходам узла формирования синхросерий и узла пересчета того же блока синхронизации, вторые входы которых являются выходами блока синхронизации. Каждый узел переключения содержит шесть элемен.тов И, два элемента ИЛИ, элемент задержки, элемент .НЕ, элемент И-НЕ, триггер ввода конфигураций, триггер подключения чужого процессора и триггер подключения своего процессора (2 j.

Недостаток известного устройства состоит в его ограниченной .области применения, так как оно не может обеспечить переключения процессоров при их отказах или отказах цепей запуска, Целью изобретения является расширение области применения устройства.

Поставленная цель достигается тем, что в устройство, содержащее два блока запуска, каждый из которых содержит счетчик времени, четыре зле мента И, два элемента ИЛИ, элемент

НЕ, триггер начального пуска, триггер контроля пуска и триггер сброса процессора, причем первый выход счетчика времени соединен с первым входом первого элемента И, выход которого и выход триггера сброса процессора подключены соответственно к первому и второму входам .первого элемента ИЛИ, а выход элемента НЕ подключен к первому входу второго элемента И, в каждый блок запуска введены пять элементов ИЛИ, триггер пуска счетчика времени и формирователь одиночного импульса, причем в каждом блоке запуска второй выход счетчика времени соединен с первым входом тре ьего элемента И, выход которого соединен с соответствующей выходной шиной начального пуска контролируемого процессора, а второй вход - с соответствующей входной шиной уста1013962

/ новки режима контролируемого про-. 13 сброса процессора, третий, второй, цессора, вторым входом первого эле- первый и четвертый элементы И 14-17, мента И и входом элемента HE первый счетчик 18 времени, первый и второй выход счетчика времени подключен ко процессоры 19 и 20, первый и второй второму входу второго элемента И, блоки 21 и 22 запуска, шину 23 взаимотретий вход которого соединен с тре- действия процессоров 19 и 20, входные тьим входом первого элемента И и вы- шины 24 и 25 пуска устройства, ходом триггера контроля пуска, а вы- шины 26 и 27 групп входных шин синход — с первым входом второго эле- хронизации устройства, входные шимента ИЛИ, выходом соединенного с ны 28 и 29 отказа процессора устсоответствующей выходной шиной пуска ройства, входные шины ЗО тактовых после отказа устройства, а вторым импульсов устройства, входные шивходом — с соответствующей вход- ны 31 и 32 установки режима процесной шиной отказа. контролируемого соров устройства, выходную шину 33 процессора, выход первого элемента . начального сброса устройства, выИЛИ соединен .с соответствующей ши- 15 ходные шины 34 сброса процессора ной сброса контролируемого процес- устройства, выходные шины 35 началь» сора, счетный вход сЧетчика времени ного пуска процессора устройства подключен к выходу четвертого эле- и выходные шины 36 пуска после отмента И, первым входом соединенного каза процессора устройства, с соответствующей входной шиной так- gQ g, 8,8,z — третий, четвертый, пертовых импульсов устройства, вход вый и второй выходы счетчиков 18 сброса счетчика времени подключен . времени соответственно. Ось абсцисс ко входной шине начального сброса (фиг. 2) обозначает текущее время, устройства и первым входам третьего, а по оси ординат показаны состояния четвертого, пятого и шестого элемен- 25 выходов элементов, позиции которых тов ИЛИ, выход третьего элемента соответствуют обозначениям элеменИЛИ подключен к первому входу триг- тов, указанным на фиг. 1. гера начального пуска, второй вход Устройство работает следующим обкоторого соединен с выходом седьмого разом, элемента ИЛИ, а выход — через форми-. 3О После включения питания триггеры рователь одиночного импульса — с 9, 11, 12 и 13, счетчик 18 устанавпервыми входами триггера пуска счет- ливаются в исходное состояние (сочика времени, триггера сброса процес- стояние "0") сигналом, приходящим сора и триггера контроля пуска, вто- по шине 33. рые входы которых подключены соот- 35 сигнал начального пуска по шине ветственно к выходам-четвертого, ше- 24 либо по шине 25 через элеМенты стого и пятого элементов ИЛИ, третий ИЛИ 7 устанавливает в единичное сои четвертый выходы счетчика времени стояние триггеры 9 блоков 21 и 22. соответственно соединены со вторыми Для повышения надежности запуска входами шестого и четвертого элемен- процессоров 19 и 20 шины 24 и 25 тов ИЛИ, выход триггера пуска счет- выполнены раздельно и независимо чика времени соединен со вторым вхо- друг от друга, Максимально допустидом четвертого элемента И, вторые .мый временной интервал. между повходы третьего и пятого элементов стунлением сигналов по этим шинам

HJIH подключены к соответствующей . . закладывается в програьйу процес- . группе входных шин синхронизации уст- 45 соров, и триггеры 9 блоков 21 и 22 ройства, первый вход седьмого эле- устанавливаются в исходное состояние мента ИЛИ соединен с соответствую- после поступления сигнала по шине 26, щей шиной пуска устройства, третьи выработанного программой одного из входы третьего, пятого и второй вход процессоров. В каждом блоке 21 или седьмого элементов ИЛИ пеРвого бло- 50 22 формирователь 10 вырабатывает ка запуска соединены соответственно одиночный импульс от переднего фронта со вторыми входами третьего, пятого при срабатывании триггера 9 ° Этим и седьмого элементов ИЛИ. второго одиночным импульсом производится устаблока запуска. новка в единичное состояние триг1

55 геров 11, 12 и 13.

На фиг. 1 представлена блок-схема ойства на фиг 2 — временная Блок 21 работает следующим обра22 диаграмма, поясняющая работу устрой- зом. При этом номер блока 21 или указывается только в тех случаях, ства.

Устройство содержит в о ержит в каждом бло- когда может возникнуть неоднозначке запуска второй, первый, третий — 60 ность). седьмой элементы ЙЛИ 1-7, элемент НЕ Триггер 11 сигналом со своего

8 9 начального пуска форв единичного выхода открывает элемент с ны 30 мирователь 10 одиночного импульса, И 17, и тактовые сигналы с шины триггер 11 пуска счетчика времени, поступают на счетный вход счетчика триггер 12 контроля пуска, триггер 5 18, который через определенные вре1013962 менные интервалы, показанные на .временной диаграмме фиг, 2, вырабатывает управляющие сигналы "a"

<Юп пуп у

С.,единичного выхода триггера 12

:сигнал подается .на входы элементов

И 15 и 16, С единичного выхода триггера 13 сигнал подается на вход элемента ИЛИ .2, с выхода которого этот сигнал . поступает по шине 34 на вход уста новки своего. процессора 19 в ис ходное состояние, причем триггер 13

;устанавливается в "0" через элемент .ИЛИ 6 сигналом "О", выработанным . счетчиком 18 через интервал времени .Т1 от момента появления первого сигнала на шине 24 либо на шине 25, Этот интервал времени должен быть достаточен для надежного окончания всех переходных процессов в про- 29 цессоре по сигналу на шине 34.

Через интервал времени Т2 от момента выдачи сигнала "9" счетчик 18 вырабатывает сигнал "д", который поступает на вход элемента И 14, и, если на другом еГо входе установлен разрешающий потенциал с шины 31, сигнал начального пуска с выхода элемента И 14 по шине 35 поступает в процессор.19 и производит его первоначальный запуск, В процессор, 20 аналогичный сигнал "О" в блоке

22 не пройдет, так как элемент Hl 14, блока 22 закрыт занрещающим потенциалом с шины 32, 35

Если процессор 19, назначенный ос:новным, запущен сигналом Я" и на-. чал выполнять рабочую программу, то до момента, выработки счетчиком 18 сигнала "8", т,е, истечении интервала времени Т3 от момента выра- 4О ботки сигнала " ", в работающем процессоре 19 вырабатывается програм.мный сигнал., который со второго син-. хронизирующего выхода процессора по шине 27 устанавливает в.нулевое со- 45 .стояние триггеры 12 блохов 21 и 22.

В результате в момент выработки счетчиком 18 сигнала М," прохождение этого сигнала будет блокировано на элементах И 15 блоков 21 и 22, закрытых Я)

:запрещающими потенциалами с единич,ных выходов триггеров 12, Если же процессор 19 не запуститСя сигналом по шине 35, не будет выполнять рабочую программу и не выдастся сигнала на шину 27 к моменту выработки счетчиком 18 сигнала "В ", то ,триггеры 12 блоков 21 и 22 будут на- ходиться .в единичном состоянии, Поэтому разрешающйй потенциал с единичного выхода триггера 12 откроет .элемент И 15 блока 22, и сигнал М." счетчика 18 блока 22 через элемент

ЙЛИ 1 поступит на шину 35 и запустит процессор 20, При этом сигнал с.еди ничного выхода триггера 12 блока 21 разрешит прохождение сигнала ."3 " через элементы H 16 и HJIH 2 на шину

34 для сброса процессора 19, -который йе запустился от сигнала начального и уска, Таким .образом, в случае невыполнения рабочей программы, после прихода первого сигнала начального пуска по шинам 24 или 25 процессор 19 сбрасывается и исключается из дальнейшей работы, а процессор 20 запускается по,цепи пуска после отказа сигналом М" счетчика 18 блока 22. После этого запуска процессор 20 переводится в рабочий режим и в нем начинает выполняться рабочая программа, вырабатывающая программный сигнал по шине 27, которым производится сброс. триггеров 12 блоков 21 и 22.

Через интервал времени Т4 от момента выдачи сигнала " " счетчик 18 вырабатывает сигнал " ", который устанавливает в "0" триггер 11, бло». кируя тем саьым поступление тактовых импульсов в счетчик 18 и прекращает его работу,, Процессор, в котором в результате начального пуска либо пуска после отказа выполняется рабочая программа, производит выработку программного сигнала на шине 26, который производит установку в исходное состояние блоков 21 и 22 путем сброса триггеров 9 через элемент ИЛИ 3, Выработка этого сигнала осуществляется рабочим процессором 19 или 20 по первому сигналу на шинах 24 или 25 с задержкой, например, равной 2-3-кратному максимальному интервалу времени задержки прихода одного сигнала начального пуска по отношению к друvoMy< чтобы гарантировать ложный запуск вследствие разброса сигналов на шинах 24 и 25, .В случае отказа рабочего процессора 19 аппаратура контроля процессора 19 формирует сигнал на шине 28 и через элемент ИЛИ 1 блока 22 по цепи пуска после отказа запускает процессор 20.

При работе процессоров 19 и 20, в составе системы они могут в соответствии со своими рабочими программами управлять работой друг друга, выдавая сигналы по.шине 23, Таким образом, устройство обеспечивает автоматическое включение резервного процессора, не требуя ручного вмешательства при неудачных.пус ках или отказах рабочего процессора, 103.3962

Фиг.1

1013962

11 — !

zy

Ж

Составитель В, Вертлиб

Техред К.Мыцьо

Корректор С. Шекмар

Редактор Н, Егорова

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Ыосква, Ж-35, Раушская наб., д, 4/5

Заказ 3006/58

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4