Микропрограммная система обработки данных

 

ОП ИСАНИЕ

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистические

Республик

«»943736. (61) Дополнительное к авт. саид-ву(22) Заявлено 3 5.12.77 (21) 2557332/1 8-24 с присоединением заявки № (23) Приоритет

Опубликовано 3. 5.07.82. Бюллетень № 26

Дата опубликования описания 15.07.82 (5! )М. Кл.

С1 06 г 15/16 Ьеударстеениый комитет

СССР ао делам изобретений н открытий (53) УДК 681.14 (088.8) (72) Авторы изобретения

А.В. Палагин, В.В. Сыров, А. Ф. Дряпак (71) Заявитель (54) МИКРОПРОГРАММНАЯ СИСТЕМА ОБРАБОТКИ

ДАННЫХ

Изобретение относится к вычислительной технике и предназначено для применения в системах управления цифровых вычислительных машин с . микропрограммным управлением, например, в модульных

5 микро-ЭВМ, содержащих несколько одинаковых или различных БИС, предназначенных для преобразования информации, и одни илн несколько БИС, образующих устройство микропрограммного управления. 0

Известны микропрограммные блоки обработки данных и устройства микропрограммного управления, содержащие один блок преобразования информации, запоминающее устройство, регистры, дешифраторы и схемы управления flj .

Недостатками данных устройств являются неэффективное использование микропрограммной памяти и потери в быстродействии, связанные с тем, что при ус- 20 ловных переходах необходимо задерживать выборку следующей микрокоманды до завершения выполнения в блоке преобразования информации текущей микрокоманды и образования признаков результата.

Наиболее близкой к предлагаемой по технической сущности. является микропрограммная система обработки даннйх, применение которой позволяет повысить . быстродействие устройства и эффективность использования микропрограммной памяти $2).

Система содержит несколько блоков преобразования информации, каждый из которых имеет шину условий; подключенную к соответствующему входу блока управления последовательностью микрокоманд. Управляющие входы блоков подключены к выходам демультиплексора, информационный вход которого подключен к выходу .блока микропрограммной памяти.

Вход микропрограммной памяти подклк чен к выходу регистра адреса, который подключен также ко входу блока. Выходы разрядов циклического .сдвигового регистр лрдключены к управляющий

94:3 7 .3(4

20 входам де !уды!!!и!ОкеDpQ и 6JloKQ управJ!e!!ня пос!!ОдоватР".!! !!Остью микрокОманд. ! !ринпип работы системы заключается в следующем.

Из блока микропрограммной памяти, хра няшего микропрограммы, по которым должны работат ь блоки преобразования информации, через постоянные временные интервалы, задаваемые схемами синхронизации, считываются микрокоманды. Каждая считанная микрокаманда с выхода блока поступает на вход демультиплексора, а затем на вход блока преобразования информации, которому соответствует разрешающее значение определенного разряда регистра и соответствующего управляющего входа демультиплексора. В соответствующем блоке начинает отрабаты ваться микрокоманда. Поступив на управляющий вход блока управления последовательностью микрокоманд то же разрешаю- шее значение регистра разрешает формирование блоком следующего адреса для микрокоманды очередного блока, для которого на его шине условий выставлень! признаки результата предыдущей микрококоманды. Сформированный блоком адрес, в зависимости от значения содержимого регистра адреса и признаков условий на шине, передается на регистр адреса, осуществляется сдвиг в регистре, и на выходах микропрограммной памяти появляется новая микрокоманда.

Таким образом, несколько блоков преобразования информации управляются от общего блока микропрограммной памяти в режиме разделения времени. Если процесс переработки информации можно распараллелить между несколькими обрабатывающими блоками или если блоки преобразования информации работ ают по независимым микропрограммам, то описанная система позволяет повысить общее быстроцействие и повысить эффективность использования микропрограммной памяти, так как сокращаются потери времени из-за ее простоев в случае условных переходов. Действительно, микропрограммная память не ждет признаков результата операции, как в случае с одним блоком преобразования информаIGiM, а осуществляет выдачу микрокоманды для другого блока (21 .

Однако известное устройство обладает

Р следующими недостатками. Порядок и последовательность работы блоков преобразования информацит! строго определен последовательностью выдачи разрешающих сигналов циклт! !еским сдвиговым регист

55 рОм. Факти !ески, счт!Таетная микрокоманда может быть послана только в один блок преобразования информации, тем самым исключены обмен информацией между блоками и одновременное управление несколькими блоками. Кроме того, в известном устройстве микрокоманды из микропрограммной памяти считываются через постоянные временные интервалы, которые равны циклу микропрограммной памяти и не ведут к ее простою только тогда, когда правильно выбрано соотношение между циклом микропрограммной памяти, количеством блоков преобразования информации, а также если время выполнения микрокоманд в разных блоках одинаково. Иначе указанные временные интервалы выбираются, исходя из быстродействия самого медленного блока преобразования информации, что снижает быстродействие системы. !!ель изобретения — увеличение функциональнь!х возможностей и увеличение быстродействия.

Указанная цель достигается тем, что в устройство, содержащее группу обрабатывающих блоков, блок микропрограммной памяти, блок управления, коммутатор, причем входы-выходы обрабатывающих блоков группы являются входамивыходами системы, первые выходы обрабатывающих блоков группы подключены соответственно к группе входов блока управления, а входы обрабатывающих блоков группы соединены соответственно с выходами коммутатора, информационный вход которого соединен с выходом блока микропрограммной памяти, вход которой подключен к выходу блока управления, введены группа триггеров занятости, группа триггеров управления, первая и вторая группы элементов И, элемент ИЛИ, причем вторые и третьи выходы обрабатывающих блоков группы подключены ко входам соответствующих триггеров занятости группы, первые выходы триггеров занятости группы подключены к первым входам соответствующих элементов И первой группы, а вторые выходы триггеров занятости группы соединены с первыми входами соответствующих элементов !! второй группы, при этом вторые входы элементов И первой и второй групп подключены к выходам соответствующих триггеров управления группы, выходы элементов И первой группы соединены со входами элемента ИЛИ, выход которого соединен с первым управляющим входом

5 0437 блока управления, выходы элементов И второй группы подключены ко входам коммутатора и вторым управляющим входам блока управления, а входы .тригге-— ров управления группы подключены к выхо-5 дам блока микропрограммной памяти.

Схема предлагаемой микропрограммной системы обработки данных приведена на чертеже. 1О

Группа обрабатывающих блоков 1 связана между собой шиной данных 2. Управляющий вход .3 каждого обрабатывающего блока 1 подключен к соответствующему выходу коммутатора 4, имеющего входы

5 и 6. Ко входам 5 подключены выходы элементов И второй группы 7, а вход 6 подключен к первому выходу блока микропрограммной памяти 8, имеющей вторые выходы 9, связанные с установочными входами триггеров группы управления 10. Выход каждого триггера группы управления 10 подключен ко вторым входам соответствующих элементов И 7 и элементов И 11, первые входы которых подключены соответственно к единичному и нулевому выходам триггера занятости группы 12. Триггеры занятости группы 12 имеют нулевой и единичный установочные уходы, подключенные к соответствующим 5 выходам обрабатывающего блока 1. Выходы элементов И 7 также подключены к соответствующим управляющим входам блока управления (последовательностью микрокоманд) 1 3, имеющего вход блоки- 35 ровки, связанный с выходом элемента

ИЛИ 14. Ко входам элемента ИЛИ 14 подключены выходы элементов И первой группы 11. Каждый обрабатывающий блок имеет шину условий 15, подключенную к соответствующим входам блока управления последовательностью микрокоманд

13, выход которой подключен ко входу блока микропрограммной памяти 8. Синхронизируюшие цепи, а также шина, связывающая вход блока управления последовательностью микрокоманд и выход блока микропрограммной памяти, включающий в себя, кроме накопителя, схемы дешифрации И регистр адреса, на чертеже не показаны, Предлагаемая микропрограммная система обработки данных работает следующим образом.

Из блока управления последовательrg

55 ностью микрокоманд 1. в блок микропрограммной памяти 8 подается адрес микрокоманды. Через интервал времени, необходимый для считывания информации

36 6 иэ блока микропрограммной памяти 8, на выходах последней появляется информация, которая состоит из двух частей.

Первая часть представля;т собой микрокоманду, поступающую на информационный вход 6 коммутатора 4.

Вторая часть содержит количество разрядов, равное количеству обрабатывающих блоков 1.

Сигнал с каждого разряда выхода 9 поступает на вход соответствующего триггера группы управления 10 и устанавливает его в состояние, соответствующее значению указанного разряда. Если триггер 10 устанавливается в "1, то его единичный выход при единичном состоянии триггера занятости 12 открывает элемент И 7, тем самым разрешая поступление микрокоманды через кол мутатор 4 на управляющие входы 3 соответствующего обрабатывающего блока 1.

Если же триггер 10 устанавливается в

"0", элемент И 7 по входу 5 коммутатора 4 запрещает прохождение микрокоманды на вход 3. Разрешающий сигнал с выхода элемента И 7, поступая на вход блока управления последовательностью микрокоманд 13, разрешает формирование и считывание следующей микрокоманды, адрес которой формируется, исходя иэ адресной части предыдущей микрокоманды или содержимого регистра адреса и состояния шины условия 15 обрабатывающего блока 1, который к этому времени завершает выполнение своей микрокоманды.

Если указать в одном дополнительнол разряде соответствующей микрокоманды единицу, а в остальных нули, то данная микрокоманда управляет только соответствующим этой единице обрабатывающим блоком 1. Если процесс переработки информации можно распараллелить между несколькими обрабатывающими блокал и или если обрабатывающие блоки могут работать по независимым микропрограммам, то,эадавая единицы в разных разрядах микрокоманд соответствующих микропрограмм, можно управлять несколькими обрабатывающими блоками l от общего блока микропрограммной памяти 8 в режиме разделения времени.

Поскольку в этом случае микропрограммная память не ждет признаков результата операции при условных переходах, а осуществляет выдачу микрокоманды для другого блока, то сокращаются потери времени иэ-эа простоев памяти и увеличивается быстродействие по сравнению с системами с одним обрабатывающим блоком.

Так как в общем случае обрабатывающие блоки 1 могут быть различными по функциональным возможностям, а также по быстродействию, то к моменту выдаш микрокоманды в некотором блоке 1, может оказаться, что он не завершил выполнение предыдущей микрокоманды.

Чтобы этого не сл училось, в момент вре- 10

M ени, когда некоторый обрабатывающий блок 1 начал отрабатывать поступив-шую на его-вход.микрокоманду, по

Установочному входу устанавливается в

"0" триггер занятости 12, который уста-15 навливается в "1" после завершения выполнения микрокоманды. Если на выходах блока микропрограммной памятй появляется микрокоманда, относящаяся к блоку 1, триггер занятости которого находится в щ нуле, на выходе элемента И 11 появляется сигнал, который через элемент ИЛИ 14 блокирует выдачу следующей микрокоманды. Таким образом, предыдущая микрокоманда на выходах блока микропрограммной?5 памяти 8 не пропадает, а поступает в выбранный блок, как только триггер 12 установится в "1". В этот момент снимается блокировка на выходе элемента

И ll и открывается элемент И 7.

Таким образом, интервалы времени, через которые происходит обращение к блоку . микропрограммной памяти 8, определяются не самым медленным обрабатываюшим блоком, а по. крайней мере; средним быстродействием входящих в сиотему обрабатывающих блоков. За счет этого повышается быстродействие системы, Если указать единицу сразу в несколь. ких разрядах, появляющихся на выходах Э блока микропрограммной памяти 1, то считанная микрокоманда подается сразу на несколько обрабатывающих блоков 1 одновременно. Это необходимо в случаях, когда указанные блоки обрабаЮ

45 тывают параллельно, например, старшие и младшие разряды информации (наращивание по разрядности), когда имеются специальные микрокоманды, обеспечивающие информационный обмен между блоками 1

50 по шине данных 2, когда одна и та же микрокоманда интерпретируется по разному различными обрабатывающими блоками 1 за счет их настройки (коммутацией внешних связей или применением

55 остаточного управления) и т. д.

Таким образом. указание в самой

Микрокоманде одного или нескольких обрабатывающих блоков 1 позволяет уп7 943736 8 равлять последовательностью работы блока 1, осуществлять управление их одновременной работой (в случае необходимости) и, следовательно, увеличить функциональные возможности предлагаемой системы по сравнению с известными.

Предлагаемая. микропрограммная система обработки данных применяется в микро-ЭВМ, выполненной на больших интегральных схемах.

Фомула из обре те ния

Микропрограммная система обработки данных, содержащая группу обрабатывающих блоков, блок микропрограммной памяти, блок управления, коммутатор, причем входы-выходы обрабатывающих блоков группы являются входами-выходами системы, первые выходы обрабатывающих блоков группы подключены соответственно к группе входов блока управления, а входы обрабатывающих блоков группы соединены соответственно с выходами коммутатора, информационный вход которого соединен с выходом блока микропрограммной памяти, вход которого подключен к выходу блока управления, отличающаясятем, что с целью повышения быстродействия, в него введены группа триггеров занятости, группа триггеров управления, первая и вторая группы элементов И, элемент ИЛИ, причем вторые и третьи выходы обрабатывающих блоков группы подключены ко входам соответствующих триггеров занятости группы, первые выходы триггеров занятости группы подключены к первым входам соответствующих элементов И пер-вой группы, а вторые выходы триггеров занятости группы соединены с первыми входами соответствующих элементов И второй группы, при этом вторые входы элементов И первой и второй групп подключены к выходам соответствующих триггеров управления группы, выходы элементов И первой группы соединены со входами элемента ИЛИ, выход которого соединен с первым управляюшим входом блока управленния, выходы элементов И второй группы подключены ко входам коммутатора и вторым управляющим входам блока управления, а входы триггеров управления группы подключены к выходам блока микропрограммной памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

% 342380, кл, G 06 Г 9/00, 1968.

2, Патент США ga 3689895, кл, 342-172 5, 1972 (прототип).

943736

Составитель А. Баранов

Редактор А. Долинин Техред З.Палий .Корректор Г.. Огар

Заказ 5113/57 Тираж 731 . Подписное

ВНИИПИ Государственного комитета «".ССР по делам изобретений и открытий

113035, Mocha, K 5, Paymcmur 8a0., a. 4 5

Филиал ППП Патент, г. Ужгород, ул. Проектнан, 4