Вычислительное устройство

 

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО , содержащее блок сравнения, первый вход которого является первым в,ходом устройства, первый Tpiirrep, первый вход которого соединен с выходом блока сравнения, выход триггера подключен к управляющему входу ключа, выход которого через параллельно соединенные накопительный конденсатор к ра. рядный резистор подключен к шине нулевого потенциала, выход ключа соединен с вторым входом блока сравнения, реверсивный счетчик, установочный вход которого является входом установки начального значения кода устройства, выходом которого являются выходы реверсивного счетчика, программный , счетный вход которого соединен с выходом источника опорной частоты, выходы реверсивного счетчика к программного счетчика соединены с соотватсз. вующими входами элемента И-ИЛИ, о TVличающееся тем, что, с целью , повышения точности преобразования, в него введены второй и третий триггеры, блок задержки, элемент ИЛИ, первый и второй элементы И, т еключатель, причем выход блока сравнения соединен со счетным входом второго триггера, вход установки которого является запуска устройства я соединен с первыми входами элемента ИЛИ и третьего триггера и с управляющим входом реверсивного счетчика, единичный выход второго триггера подключен к управляющему входу переключателя и к первому входу первого элемента И, нулевой выход второго триггера соединен с вторым входом третьего триггера, с входом (Л блока задержки и с первым входом второго элемента И, выход блока задержки подключен к второму входу эл&мента ИЛИ и к вторым входам первого и второго элементов И, третьи входы которых подключены к выходу треть&го триггера, четвертые входы первого и второго элементов И подключены к со со выходу элемента И-ИЛИ, выходы первого и второго элементов И соединены -4 СЛ соответственно с вычитающим и суммирующим входами реверсивного счетчика, первый вход переключателя соединен с первым входом блока сравнения, вто- ii рой вход переключателя является вторым входом устройства, выход переключателя соединен с входом ключа, выход элемента ИЛИ подключен к второму входу первого триггера.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (1% (И) А

3 @ G 06G 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н втоеском свидетельствм

° °

° Ю

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3286922/18 24 (22) 23.02.81 (46) 23.04.83. Бкд. № 15 (72) Э. Л. Барьюдин (71) Смоленский филиал Московского ррдена Ленина энергетического институга (53) 681,335 (088.8) (56) 1. Авторское свидетельство СССР

M 423138,кл. С 96 С 7/26, 1972, 2. Авторское свидетельство СССР по заявке № 2687511/18-24, кл. С 06 С 7/16, 1978 (прототип). (54) (57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙ

СТВО, содержащее блок сравнения, пер вый вход которого является первым входом устройства, первый триггер, первый вход которого соединен с выходом блока сравнения, выход триггера подключен к управляющему входу ключа, выход которого через параллельно соеди- . ненные накопительный конденсатор и разрядный резистор подключен к шине нулевого потенциала, выход ключа соединен с вторым входом блока сравнения, реверсивный счетчик, установочный вход которого является входом установки начального значения кода устройства, выходом которого являются выходы реверсивного счетчика, программный счетчик, счетный вход которого соединен с выходом источника опорной частоты, выходы реверсивного счетчика и программного счетчика соединены с соответст вующими входами элемента И-ИЛИ, о ъл и ч а ю щ е е с я тем, что, с целью . повышения точности преобразования, в него введены второй и третий триггеры, блок задержки, элемент ИЛИ, первый и второй элементы И, пзреключатель, причем выход блока сравнения соединен со счетным входом второго триггера, вход установки которого является входом запуска устройства и соединен с первыми входами элемента ИЛИ и третьего триггера и с управляющим входом реверсивного счетчика, единичный выход второго триггера подключен к управпяющему входу переключателя и к первому входу первого элемента И, нулевой выход второго триггера соединен с вто рым входом третьего триггера, с входом блока задержки и с первым входом второго элемента И, выход блока задержки подключен к второму входу элемента ИЛИ и к вторым входам первого и второго элементов И, третьи входы которых подключены к выходу треть го триггера, четвертые входы первого и второго элементов И подключены к выходу элемента И-ИЛИ, выходы первого и второго элементов И соединены соответственно с вычитающим и сумми« руюшим входами реверсивного счетчика, первый вход переключателя соединен с первым входом блока сравления, вто* рой вход переключателя является вторым входом устройства, выход переключателя соединен с входом ключа, выход эле. мента ИЛИ подключен к второму входу первого триггера. входом третьего триггера,с входом бло ка задержки и с первым входом второ го элемента И, выход блока задержки подключен к второму входу элемента ИЛИ и к вторым входам первого и второго элементов И, третьи входы которых

s- подключены к выходу третьего триггера, четвертые входы первого и второго элементов И подкпючены к выходу эле

10 мента И-ИЛИ, выходы первого и второго элементов И соединены соответственно с вычитающим и суммирующим входами реверсивного счетчика, первый вход переключателя соединен с первым входом блока сравнения, второй вход переключателя является вторым входом устройства, выход переключателя сое». динен с входом ключа, выход элемента ИЛИ подключен к второму входу первого р0 . триггера

На чертеже изображена функциональ. ная схема вычислительного устройства.

Устройство содержит первый триггер 1, накопительный конденсатор 2, разрядный резистор 3, ключ 4, блок 5 сравй- пения, переключатель 6, второй и третий триггеры .7 и 8, элемент ИЛИ 9, блок 10 задер>кки, первый и второй в- элементы И 11 и12, реверсивный счетчик 13, элемент И-ИЛИ 14, npor раммный счетчик 15, шину 16 нулевого потенциала, первый и второй входы 17 и 18, вход 19 запуска, вход 20 устам новки начального значения кода,источник 21 образцовой частоты, выход 22.

Вычислительное устройство работеет следующим образом.

B исходном состоянии напряжение с второго входа 18 черед переключа40 тель 6 и ключ 4 подведено к накопительному конденсатору 2. Поэтому на45

I 10

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычиспнтепьных машинах.

Известно вычислительное устройство, содержащее блок сравнения, генератор функционального напряжения, блок упра ления (1).

Однако устройство обладает низкой точностью работы, Наиболее близким к изобретению яв ляется вычислительное устройство, содержащее бпок сравнения, триггер, накопительный конденсатор, разрядный резистор, ключ, информационный реверсивный и программный счетчики, ген ратор опорной частоты (2) .

Недостатком известного устройства является сравнительно низкая точность работы, 11ель изобретения - повышение точности преобразования.

Поставленная цель достигается тем, что в вычислительное устройство, содержащее блок сравнения, первый вход которого является первым входом устро ства, первый триггер, первый вход ко торого соединен с выходом блока сравнения, выход триггера подключен к упра ляющему входу ключа, выход которого через параллельно соединенные накопительный конденсатор и разрядный резистор подключен к шине нулевого потенциала, выход ключа соединен с вторы входом блока сравнения, реверсивный счетчик, установочный вход которого является входом установки начального значения кода устройства, выходом которого являются выходы реверсивного счетчика, программный счетчик, счеч ный вход которого соединен с выходом источника опорной частоты, выходы реверсивного счетчика и программного счетчика соединены с соответствующими входами элемента И-ИЛИ, введены вто рой и третий триггеры, .блок задержки, элемент ИЛИ, первый и. второй элемеаты И, переключатель, причем выход блока сравнения соединен со счетным входом второго триггера, вход установ ки которого является входом запуска устройства и соединен с первыми входами элемента ИЛИ и третьего триггера и с управляющим входом реверсивного счетчика, единичный выход второго триггера подключен к управляющему входу переключателя и к первому вхо ду первого элемента И, нулевой выход второго триггера соединен с вторым

13975 2

4копительный конденсатор 2 заряжен до напряжения с второго входа 18.

Сигнал q входа 19 запуска переводит первый, второй и третий тригге- ры 1, 7 и 8 в единичное состояние, причем первый триггер 1 переводится в это состояние через элемент ИЛИ 9.Одновременно в реверсивном счет п ке 13 с входа 20 записывается начальный код. В этом состоянии открыт первый элемент И 11, через который импульсы опорной частоты с выхода элемента И-ИЛИ 14 поступают.на вычитающий вход реверсивного счетчика 13. Одновременно размыкается ключ 4и накопитель ный конденсатор 2 разряжается через разрядный резистор 3. При этом накопительный конденсатор 2 и разрядный

13978 4

За время, -onpegensewoe блоком 10 .задержки накопительный конденсатор 2 через ключ 4 переключатель 6 заряжается до напряжения на первом вхо де 17. На это время первый и второй элементы И 11 и 12 запрещены,с вы» хода блока 1О задержки. По окончании времени задержки через элемент ИЛИ 9 первый триггер 1 вновь переводится

10 в единичное состояние. Одновременно разрешается второй элемент И 12.

Так как на оба входа блока 5 срав пения подано одно и то же напряжение, блок сравнения формирует сигнаЛ =д1 . (+)

»

Этот сигнал равен погрешности блока 8 сравнения. За это время на выходе 22 сформируется сигнал

Положительная степень экспонентыобьяо2$ няется тем, что в это время реверсный счетчик 13 работает и режиме суммиро валия»

В момент окончания временного интервала (5) блок 5 сравнения переводит второй триггер 7 в единичное, а первый триггер 1 - в нулевое состояние.

Сигнал с нулевого выхода второго триг гера 7 переводит третий триггер 8 в нулевое (исходное) состолние, тем самым запрещаются первый и второй эле

3$ менты И 11 и 12. цикл преобразования закончен.

На выходе 22 получаем е

° 0 ВЫХ™2() 0(1! 2) () Таким образом, погрешность, вносимая блоком 5. сравнения, устранена. Предложенное вычислительное устройство по

45 сравнению с известным устройством обладает более высокой то «постыл прз образования.

3 10 резистор 3 представляют собой формирователь экспоненциально изменяющегося напряжения. Поэтому на второй вход блока 5 сравнения поступает напряжение t

lf

0(Ф,) =0 с ", (1) где U - напряжение на втором вхоze 18; С ° постоянная экепоненииаль

1 но изменяющегося напряжвния»

Одновременно в реверсивном счетчике 13, работающем в режиме вычитания, формируется код

t фЮ (Ц= ц е 2 (>l где N - начальное значение кода;

- постоянная времени экспонен2 ты дискретного генератора е образованного реверсивнь м счетчиком 13, элементом ИИЛИ 14, .программным счетчиком 18 и источником 21 опорной частоты

В момент равенства экспоненцнально изменяющегося напряжения и напряжения с первого входа 17 срабатывает блок 5 сравнения. гогот элемент времени от момеиюта запуска составляет

" +д (З)

1 1 Q где U - напряжение на первом входе 17;

- погрешность срабатывания блока 5 сравнения.

К этому времени значение кода в реверсивном информационном счетчике 13 составит ц уе, и„ у -дц» Я„(1„)=й е,(+)

По сигналу блока 5 сравнения. пер вый:и второй триггеры 1 и 7 переводятся в йулевое состояние.

20 дф и (t =N„(a„) e .. (ь) 1013975

ВНИИПИ Заказ 3019/59 Тираж 704 Подписное

Филиал ПЛП Патент, г, Ужгород, ул. Проектная, 4