Аналоговое запоминающее устройство

 

1. АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее основной блок памяти, входы первой группы которого являются информационными входами устройства, первый вход основного блока памяти соедшнен с первой шиной напряжения смещения, блок управления, выходы первой группы которого соединены с входами второй группы основного блока памяти, первый вход блока управления соединен с шиной напряже .ния синхронизации, первый распределитель импульсов, выходы первой группы которого соединены с входами третьей группы основ ного блока памяти, первый выход первого распределителя импульсов соединен с вторым входом блока управления, первый генератор фонового тока, выход которого соеди- , нен с первым входом первого переключателя тока, второй и третий входы которого соединены с первым и вторым выходами блока управления, накопительный элемент, выполненный на конденсаторе , одна из обкладок которого соединена с шиной нулевого потенциала и с первым выходом первого переключателя тока, второй выход которого соединен -с другой обкладкой кон- . денсатора и с первым входом формиро-вателя выходного сигнала, второй вход формирователя выходного сигнсла соединен с третьим выходом блока управления , вход первого распределителя импульсов соединен с четвертым выходом блока управления, вторую, третью и пятую шины напряжения смещения , от-лич ающееся тем, что, с целью повышения точности и помехоустойчивости , в него введены дополнительный блок, памяти, второй ; распределитель импульсов, преобразователи напряжение - напряжение, блок коррекции, второй генератор фонового . тока, компаратор, генератор разрядного тока, генератор задающего тока, второй третий, четвертый переключатели тока, триггер, усилитель и пассивный элемент, один из выводов ко- i торого.соединен с первым выходом осiРОВНОГО блока памяти и с первым вхо|Дом компаратора; второй и уретий (Л С входы которого соединены о выходами ; iвторого переключателя тока, первый : и второй выходы компаратора соедине-, . ны с входами усилителя, выход котоS рого соединен с первым входом триг- : : гера, второй вход триггера соединен | с пятым выходом блока управления, выходы триггера соединены свходами. первого преобразователя напряжение напряжение , первый вход второго пеCrt реключателя тока соединен с выходом генератора задающего тока, второй NU ii 01 и третий входы второго переключателя тока соединены соответственно с выходами триггера, третий выход компаратора соединен с второй Шиной напряжения смещения, другой вывод пассивного элемента соединен с третьей шиной напряжения смещения, первый вход третьего переключателя тока соединен с выходом второго генератора фонового тока, второй и третий входь третьего переключателя тока соединены соответственно с шестым и с седьмым выходами блока управления, выход генератора разрядного тока соединен :С первым входом четвертого переключателя тока, второй и третий входда которого соединены соответственно

СОЮЗ COBETCHHX

И М

РЕСПУБЛИН

3 5Р G 11 С 27/00

ОПИСАНИЕ ИЗОБРЕТЕНИ

К ABTOPCHOIVAf СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3367977/18-24 (22) 23.12.81 (46 ) 30.04.83. Бюл. 9 16 (72) В. Я. Янгиров (71) Уфимский авиационный институт им. Орджоникидзе (53) 681.327.66(088.8) (56) 1; Авторское свидетельство СССР

Р 47086-3, кл.. G 11 С 27/00, 1975.

2. Авторское свидетельство СССР

Р 756486, кл. G 11 С 27/00, 1980 (прототип). (54) (57) 1. АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО, содержащее Основной блок памяти, входы первой группы которого являются информационными входами устройства, первый вход основного блока памяти соединен с первой шиной напряжения смещения, блок управления, .выходы первой группы которого соединены с входами второй группы основ.ного блока памяти, первый вход блоКа управления соецинен с шиной напряже,ния синхронизации, первый распределитель импульсов, выходы первой группы которого соединены с входами третьей группы основного блока памяти, 6 первый выход первого распределителя импульсов соединен с вторым входом блока управления, первый генератор фонового тока, выход которого соеди. нен с первым входом первого. переклю- чателя тока, второй и третий входы которого соединены с первым к вторым выходами блока управления, накойительный элемент, выполненный на конденсаторе, одна из обкладок которого соединена с шиной нулевого потенци-ала и с первым выходом первого пере.ключателя тока, второй выход которого соединен: с другой обкладкой кон-, денсатора и с первым входом формиро-: вателя выходного сигнала, второй вход формирователя выходного сигнала соединен с третьим выходом блока уп-, равления, вход первого распределите„„Я0„„1015445 А ля импульсов соединен с четвертым выходом блока управления, вторую, третью и пятую шины напряжения смещения,отличающееся тем, что, с целью повыаения точности и помехоустойчивости, в него введены дополнительный блок памяти, второй распределитель импульсов, преобразователи напряжение — напряжение, блок коррекции, второй генератор фонового, тока, компаратор, генератор разрядного тока, генератор задающего тока, второй, третий, четвертый переключатели тока, триггер, усилитель и пассивный элемент, один из выводов ко- торого.соединен с первым выходом ос:новного блока памяти и с первым вхо- Я дом компаратора; второй и третий входы которого соединены с выходами /ф

,второго переключателя тока, первый и второй выходы компаратора соедине-, { ны с входами усилителя, выход которого соединен с первым входом триг-: гера, второй вход триггера соединен, с пятым выходом блока управления, выходы триггера соединены с входами. первого преобразователя напряжение напряжение, первый вход второго пе- реключателя тока соединен с выходом генератора задающего тока, второй .,у и третий входы второго переключателя тока соединены соответственно с вы- ф ходами триггера, третий выход ком- в паратора соединен с второй шиной напряжения смещения, другой вывод пассивного элемента соединен с треть- ей шиной напряжения смещения, первый вход третьего переключателя тока соединен с выходом второго генератора фонового тока, второй и третий входЫ третьего переключателя тока соединены соответственно с шестым и с седьмым выходами блока управления, выход генератора разрядного тока. соединен . с первым входом четвертого переключателя тока, второй и третий входы которого соединены соответственно .

1015445 с выходами первого преобразователя напряжение - напряжение, первые выходы третьего и четвертого переключателей тока соединены с первым входом компаратора, второй вход которого соединен.с вторыми выходами третьего и четвертого переключателей тока, первый и второй входы блока коррекции соединены соответственно с Выходами первого преобразователя напряжение - напряжение, третий и четвертый входы блока коррекции соединены с первыми и вторыми выходами третьего и четвертого переключателей тока, пятый и шестой входы блока коррекцйи соединены соответственно с выходами второго преобразователя напряжение - напряжение, выходы блока коррекции соединены с четвертыми и пятыми входами третьего и четвертого преобразователей напряжение - напряжение, седьмой вход блока коррекции соединен с четвертой шиной напряже.ния смещения, выходы третьего преобразователя напряжение - напряжение соединены с входами первой группы дополнительного блока памяти, входы второй группы которого соединены с выходами первой группы второго распределителя импульсов,,входы треть ей группы дополнительного блока па« мяти соединены с пятой шиной напряжения смецения, выход дополнительного блока памяти соединен с другой обкладкой конденсатора, вход и выход

Изобретение относится к автоматике и вычислительной технике и, в частности, к технике аналоговых запоминающих устройств, может быть использовано в автоматизированных системах управления объектами и тех нологическими процессами, в различных информационно-измерительных системах сбора и хранения информации об однократных быстроизменяющихся процессах, например, в высокотемпературной плазме.

Известно аналоговое запоминающее .устройство, содержащее ячейку памяти, переключатель тока, выходной согласуюций каскад, вход которого подклю,чен к выходу накопительного конденсатора 1).

В данном устройстве из-эа конечного сопротивления переключателя тока и нелинейности его вольтамперной Ю характеристики в области малых напряжений существенно возрастают погрешности недозаряда накопительного конденсатора, что ограничивает точвторого распределителя импульсов соединены соответственно с восьмым вы- ходом и с третьим входом блока управления.

2. Устройство по п, 1, о т л ич а ю щ е е с я тем, что блок коррекции состоит из второго генератора задающего тока, гчтого и шестого переключателей тока и нагрузочного элемента, один из выводов которого является четвертым входом блока коррекции, другой вывод нагруэочного элемента соединен с первым выходом шестого переключателя тока и является первым выходом блока коррекции, второй выход шестого переключателя тока является третьим входом блока коррекции, первый и второй входы шестого переключателя тока являются первым и вторым входами блока коррекции, третий вход шестого переключателя тока соединен с первым выходом пятого переключателя тока, второй выход которого соединен с вторым входом шестого переключателя тока, выход второго генератора задаюцего тока соединен с первым входом пятого переключателя тока, второй вход которого является шестым входом блока коррекции, третий вход пятого переключателя .тока является пятым входом блока коррекции, второй выход шестого переключателя тока является вторым выходом блока коррекции. ность и диапазон преобразуемых сигналов по длительности .и амплитуде.

Наиболее близким из известных по технической сущности является аналоговое запоминающее устройство, содержащее ячейки памяти, каждая иэ которых содержит элемент заряда, элемент считывания и накопительный элемент, например, конденсатор, одна иэ обкладок которого подключена к шине нулевого потенциала, а другаяк элементу заряда и к входу элемента считывания, управляющий генератор, вход которого является входом . устройства, выходы управляющего генератора подключены к элементам заряда соответствуюцих ячеек памяти, тактовый генератор, выход которого подключен к входу регистра сдвига, выходы которого подключены к входам соответствующих элементов считывания, генератор фонового. тока, переключатель тока, один иэ входов которого подключен к выходу генератора фонового тока, другие - к. выходам такто1015445 ного генератора и генератора фонового токаи выходной накопительный элемент, например, конденсатор, одйа из обкладок которого подключена к шине нулевого потенциала, а другая -, к ныходу переключателя тока и к вхо- . 5 ду выходного согласующего элемента 2 ), Недостатками известного аналого« . ного запоминающего устройства является низкая достоверность и информа ционная надежность вследствие искажения записываемой информации о распределении энергии сигналов на входах первичных измерительных преобразователей (пиро.-, пьезо-, фотодатчи. ков и т.д.) мультинликативной и адди-35 тинной составляющими погрешностями, :. возникающими из"за разброса и флукту" ации параметров первичных измерительных преобразователей и элементов заряда ячеек памяти и наличия фона, неоднородность и величина которого в ряде практических случаев может превыаать величину полезного сигнала в несколько десятков и даже сотни и искажение записанной информации мультипликативной и аддитивной

25 составляющими погрещностями при хранении и считывании из-за разброса и флуктуации .параметров накопительных элементов и элементов считывания ячеек памяти. Кроме того, время хра- З-О нения информации в устройстве незначительно вследствие малых значений величин зарядов в накопительных элементах ячеек памяти (10-10 -100

«10 " К), что накладывает повышенное Зэ .требование к быстродействию периферийных устройств преобразования- величин энергии входных сигналов в. .цифровой код.

Цель изобретения - повышение точ- 40 ности .и помехоустойчивости устройства.

Поставленная цель достигается тем, что в запоминающее устройство, содержащее основной блок памяти, вхо-4 ды первой группы которого являются информационными входами устройства, первый вход осйонного блока памяти соединен с первой шиной напряжения смещения, блок управления, выходы первой группы которого соединены с входами второй группы основного блока памяти, первый вход блока управления соединен с шиной напряжения синхронизации, первый распределитель импульсон, входы первой группы которого соединены с входами третьей группы основного блока памяти, первый выход распределителя импульсов соединен с вторым входом блока управления,- первый генератор фоново- 60

ro тока, выход которого соединен с первым входом первого переключателя тока, второй и третий входы которого соединены с первым и вторым ныходами блока УпРавления, накопительный эле- g5 мент, выполненный на конденсаторе, одна из обкладок которого соедннейа с шиной нулевого потенциала и с пер» ным выходом первого переключателя тока, второй выход которого соединен с,пругой обкладкой конденсатора и с первым входом формирователя выходного сигнала, второй вход формирователя выходного сигнала соединен с третьим выходом блока управления, вход первого распределителя импульсов соединен с четвертым выходом бл ка управления, вторую, третью, четвертую и пятую шины смещения, введе ны дополнительный блок памяти, второй распределитель импульсов, преоб разователи напряженке - напряжение, блок коррекции, второй генеРатор фонового тока, компаратор, генератор разрядного тока, генератор э адающегс тока, второй, третий, четвертый пе- реключатели тока, трйггер, усилитель и пассивный элемент, один из выводов которого соединен с первым выходом основного блока памяти н с первым входом компаратора, второй и третий входы которого соединены с выходами второго переключателя тока, первый и второй выходы компаратора, соединены с входами усилителя, выход которого соединен с первым входом триггера, второй. вход триггера срединен с пятым выходом блока управления, выходы триггера соединены с входаьщ первого преобразователя напряжение — напряжение, первый вход второго переключателя тока соедннец с выходом генератора задающего тока второй и третий входы второго переключателя тока соединены соответственно с выходами триггера, третИй выход компаратора соединен с второй шиной напряжения смещения, другой вывод пассивного элемента соединен с третьей шиной напряжеиия смещения, первый вход третьего переключателя тока соединен с выходом второго генератора фонового тока, второй.и третий входы третьего переключателя тока соединены соответственно с шес тым и с седьмым выходами блока управления, выход генератора разрядного тока соединен с первым входом четвертого переключателя тока, второй и третий входы которого соединены соответственно с выходамк первого преобразователя напряжение — напряжение, первые выходы третьего и четвертого переключателей тока соединены с первым:входом компаратора, второй вход которого соединен с вторыми выходами третьего и четвертого переключателей тока, первый и второй входы блока коррекции соединены соответственно с выходами. первого преобразователя напряжение - напряжение, третий и четвертый входы блока коррекции соединены с первыми 5

1015445 вторыми выходами третьего и четвертого переключателей тока, пятый и шестой входы блока коррекции соединены соответственно с выходами второго преобразователя напряжение напряжение, выходы блока коррекции

5 соединены с четвертыми и пятыми входами третьего и1четвертого преобразователей напряжение — напряжение, седьмой вход блока коррекции соединен с четвертой шиной напряжения сме-10 щения, выходы третьего преобразователя напряжение — напряжение соединены с входами первой группы допол. нительного блока памяти, входы второй группы которого соединены с вы- (5 ходами первой группы второго распределителя импульсов, входы третьей группы дополнительйого блока памяти соединены с пятой шиной напряжения смещения, выход дополнительного бло- 20 ка памяти соединен с другой обкладкой конденсатора, вход и выход второго распределителя импульсов соединены соответственно с восьмым выходом и с третьим входом блока управления.

Кроме того, блок коррекции состоит из второго генератора задающего тока, пятого и шестого переключателей тока и нагрузочного элемента, один из выводов которого является четвертым входом блока. коррекции, другой вывод нагрузочного элемента соединен с первым выходом шестого переключателя тока и является пер-. вым выходом блока коррекции, второй выход шестого переключателя тока является третьим входом блока коррекции, первый и второй входы шестого переключателя тока являются первым и вторым входами блока коррек- 40 ции, третий вход шестого переключателя тока соединен с первым выходом пятого переключателя тока, второй выход которого соединен с вторым входом шестого пеРеключателя тока, вы- 45 ход второго генератора задаю1цего тока соединен с первым входом пятого переключателя тока, второй вход которого является шестым входом блока коррекции, третий вход пятого переключателя тока является пятым входом блока коррекции, второй -выход шестого переключателя тока является вторым выходом блока коррЕкции.

На фиг. 1 изображена функциональная схема предлагаемого устройства, на фиг. 2 — временная диаграмма, поясняющая работу устройетва.

Устройство (фиг. 1) содержит основной блок 1 памяти, блок 2 управIления, распределители 3 и 4 импуль- 60 сов, формирователь 5 выходного сигна-, ла, переключатели 6-9 тока, генераторы 10 и 11 фонового тока, генератор 12 разрядного тока, генератор 13 задающего тока, преобразователи 14-1665 напряжение — напряжение, компаратор

17, усилитель 18, триггер 19, дополнительный блок 20 памяти, блок 21 коРрекции, накопительный элемент на конденсаторе 22, шину 23 напряжения синхронизации, шины 24-28 напряжения смещения, шину 29 нулевого потенциала..Блок 21 коррекции содержит переключатели 30 и 31, генератор 32 задающего тока и нагрузочный элемент

33, которые сгруппированы в отдельные ячейки 34 компенсации.

Основной блок 1 памяти содержит ячейки 35 памяти. Дополнительный блок

20 памяти содержит генератор 36 зарядного тока, переключатели 37 тока, конденсаторы 38 и элементы 39 считывания.

Каждая ячейка 35 памяти содержит накопительный элемент на конденсаторе 40, переключатели тока на транзисторах 41-43, транзистор 44 элемента считывания, диодные ключи 45-47.

На временной диаграмме (фиг. 2) поясняющей принцип работы предлагаемого устройства, обозначено: U импульс синхронизации, Е „. — сигнал вх i на входе i-го информациоййого датчика (не показан), где i = i, 2, и Ф„-C>< — импульсы на выходах блока

2 управления, поступающие на входы основного блока 1 памяти; Ф „, Ф

Фg „ — импульсы на выходах распределйтеля 3 импульсов, FF — импульсы на выходах преобразователя 14, Ф8 яр Фй 2 р ° ° ., Ф8,— импульсы на Выходах преобразователя 15, 0 ., 01 2, Ц(, „- напряжение на конденсаторах 38 C 91I Ф92I ° ., eoп — импульсы на выходах расйределителА 4, UI3bIx напряжение на выходе устройства.

Предлагаемое устройство функционирует следующим образом.

В исходном состоянии, Например в момент времени tо, на соответствующие входы и выходы ячеек 35 памяти блока 1 памяти поданы потенциалы с блока 2 управления и с распределителя 3.

Причем потенциалы Ф1, Ф з запирают диодные ключи 45 и 46, потенциалы

Ф2, Ф запирают транзисторы 42 и 43 переключателей тока ячеек 35 памяти, потенциал Ф держит открытым транзистор 41 переключателя тока ячеек 35 памяти, потенциал Ф запирает диодный ключ.47, потенциалы Ф1 1, Ф 2, Ф-, „ держат запертыми транзйсторы 44 элементов считывания, В этот же момент времени t с выходов преобразователя 15. к первым управляющим входам переключателя 30 тока ячеек

34 компенсации поданы потенциалы

>61, Ф82, ..., Фц„п, котоРые держат переключатели 30 тока в таком положении, что выходные токи генератора

32 тока ячеек 34 компенсации поступают на вторую шину 27 смещения. так

7 10154 1 же в момент времени t+ токопитающий вход компаратора 17 посредством переключателя 7 тока отключен от генератора 13 тока, выходной ток которого поступает на шину 25 смещения, В момент времени t на выходах преобразователя 16 имеются потенциалы, которые держат транзисторы переключателя 37 тока запертыми, кроме одного, и выходной ток генератора 36 зарядного тока поступает через него на 1О шину 28 смещения. На выходах распределителя 4 импульсов в момент времеHH «О ИМЕЮТСЯ потенциалы Ф9 1 Ф 92

Ф, которые держат. зайертыми транзисторы элементов 39 считывания. 15

Так же в мбмент времени tp выходы генератора 10 фонового тока и гене.Ратора 12 .разрядного тока подключены к шине 26 смещения..

В момент времени «., т.е. когда 20 на первый вход блока 2 управления приходит импульс синхронизации U блок 2 управления вырабатывает стробимпульсы Ф1, Ф2, Ф длительностью

Т = t2- t, прйчем потенциал стРоб-3 импульса Ф отпирает диодные ключи

45, потенциалы стробимпульсов Ф, Ф отпирают транзисторы .42, запирают транзисторы 41 и держат запертыми транзисторы 43 переключателя тока ячеек 35 памяти. С задержкой, равной времени появления на выходах блока

2 управления стробимпульсов, на входах первичных измерительных преобразователей (фото-, Пиро-, пьезодатчиков и т.д.) — информационных датчиков поступают одновременно и исследуемых (измеряемых) сигналов.

На информационные входы устрой-. ства поступают сигналы, содержащие полезный сигнал i,-(«) и фон I4, («). 40

Накопительные элементы - конденсаторы 40 через транзисторы 42 ячеек 35 памяти заряжаются током I

3а время Т., конденсаторы 40 заряжяются током 1,„,-(t) до напряжения

qadi /С Ij e., где q,. — заряд на первой обкладке конденсатора 40

i =.46 ейки 35 памяти, накопленный за время Т ° 5В

С - — величина емкости конденса-.

14 тора 40 i ÿ÷åéêè 35 памяти.

В момент времени t блок 2 управ-.

2 ления вырабатывает импульсы Ф1, Ф

Ф потенциалы которых возвращают транзисторы 41-43 переключателей тока и диодный ключ 45 в исходное состояние, в котором они находились до ММкейта времени

В момент..времени t>, который может совпадать с моментом времени «, 60 блок 2 управления вырабатывает строб-. импульсы Ф ° Ф4, Ф g длительностью

ТФ = «4- «> Т. причем потенциал стробймпульса Ф» отпирает диодный ключ 46, потенциалы стробимпульсов, у

Ф4., Ф . отпирают транзистор 43, запи- рают транзистор 41 и держат запертый

:транзистор 42 переключателя тока яче-. ек 35 памяти.

На входах информационных датчиков (не показаны) имеются входные сигналы Е „„(t) - ЕФ„,- Е4,. («), а на и выходах сйгналы lpixi(t) = РОК„Д,.I 4 (t), где Е ., («) - фон на входе первого информационного датчика в .течение времени Т " t+Конденсаторй 40 через траизистор

43 переключателя тока ячеек 35 памяти перезаряжаются током 121 («) « .2 и /1 А qi.i 3ф,i («) t где I >;(t) - ток коллектора транзистора 43 переключателя тока в i-ячейки 35 памяти, с(.2; — коэффициент передачи по току транзистора 43 переключателя тока в i-ячейки 35 памяти.

За время Т конденсаторы 40 раз» рядятся током I+ 2«,(t) до напряжения

hU9ni = q;/C151i где Вц,= q„< - q 2; - остаточный заряд на конденсаторе 40 i-ячейки

35 памяти

1 Ф. заряд на первой обкладке конденсатора 40 1-ячейки 35 памяти, накопленный за время То, 4 .=Ы .R R 4,. 3"4",„()«: — за2. Г 2.1 О М Ф.1

tg ряд на второй обкладке конденсатора

40 i -ячейки 35 памяии, накопленнь|й за время Т2.

C2. — Величина емкости конденса,Ф тора 40 i -ячейки 35 памяти.

В течение некоторого времени, напрИмер, в интерваЛе ТЗ= t - t 4 за- ряды дц, хранятся s накопительных элементах - конденсаторах 40 ячеек

35 памяти и сохраняют свое значение с погрешностью, определяемой токами утечки запертых транзисторов 44 элементв считывания ячеек 35 памяти, которые заперты в течение времени накопления и хранения информации, : при этом момент включения транзистора элемента 44 считывания первой ячейки 35 памяти может совпадать с моментом времени «

Режим считывания,с ячеек 35 памяти и перезаписи информации в блок 20 памяти осуществляется следующим образом.

С выходов распределителя 3 импульсов последовательно подаются отпирающие импульсы считывания Ф „, Ф„2, Ф на управляющие входы транзис" торов 4f элементов считывания ячеек

1015445

1О

35 памяти, а также подачей отпирающего импульса Ф„ на диодные ключи

47 ячеек 35 памяти. С помощью транзисторов 44 элементов считывания ячеек 35 памяти осуществляется последовательный перенос зарядов,д q1 из конденсаторов 40 во второй кон1денсатор (не показан), В течение времени Т на второй конденсатор постуйает

3 заряд gq> с первой ячейки 35 памяти и второй конденсатор (не показан) заряжается до напряжения U = Q /С

11 1 где 0 +34 дц 1 — заряд, ИеренесеР ный на второй конденсатор с первой ячейки 35 памяти) d = (1 - Е )

3,1 31 коэффициент передачи транзистора

44 элемента считывания первой ячейки .35 памяти; Е „ — .коэффициент, учи тывающий неэффективность переноса заряда транзистором 44 элемента считывания первой ячейки 35 памяти;

С вЂ” величина емкости второго конденсатора.

Вход (эмиттеры транзисторов) второго переключателя 31 тока первой ячейки 34 компенсации в течение" времени (t<- t .) импульсов Ф-"

8.1 с выхода преобразователя 15 йодключен через первый переключатель 30 тока к выходу генератора 32 тока.

В течение времени Т = t - t эмиттеры транзисторов (вход комйаЬ ратора 17) отключены от генератора

13 тока посредством переключателя 7 тока. В момент времени с практически заканчивается процесс переноса

Ь заряда nq конденсатора 40 первой ячейки 35 йамяти на второй кондеЯ,сатор (не показан). На второй вход ,триггера 19 с блока 2 управления поступает импульс, перебрасывающий триггер 19. В этот момент времени парафазные импульсы F и Г с выхода триггера 19 переключают переключатель 7 тока, который подключит эмит теры транзисторов компаратора 17 к выходу генератора 13 тока. Одно временно с этим на управляющие входы (базы транзисторов ) второго пере ключателя 31 компенсирующего тока ячеек 34 компенсации с певрого преобразователя 14 подаются также пара, фазные,импульсы, которые переключат второй переключатель 31 тока ячеек

34 комйенсации так, что выходной ток 1 .<с выхода генератора 36 тока поступает на второй конденсатор и начинается его разряд 1, комЛ

В момент времени с6 переключится также переключатель 9 тока и второй накопительный элемент (не показан) разряжается током 1 3 генератора

12 разряцного тока.

В момент времени t когда величина компенсирующего заряда Q д,1

+131) 1разт4 t +e P1 1ком11 ри3 коэффициент приведения тока на первом выходе переключателя 31 компенсирующего тока к току Iðä3 на первом выходе лереключателя Ъ тока, станет равной величине заряда

Q на втором накопительном элемен5 те, перенесенного с первой ячейки

35 памяти, т.е. когда конденсатор

22 разрядится, на выходах компаратора 17 появятся сигналы, которые

1через усилитель 18 перебросят триг10 гер 19 в первоначальное состояние, в котором он находился в течение времени Т4-.1 t6 К

Парафазные импульсы F,Г с выходов триггера 19 управляются переключателем 7 тока, который отключит вход компаратора 17 от генератора 13 тока, а также управляют переключателями. 31 блока 21 коррекции. Для первой ячейки 34 компенсации выходной ток геиератора 32 компенсирующего тока в этом случае будет поступать через выходы перво" го переключателя 30 компенсирующего тока и второго переключателя 31 компенсирующего тона уа шину 26 смещения.

На резисторе 33 первой ячейки

34 компенсации формируется импульс ч 6 напряжения длительностью T = t - t который. через преобразоветель 16 включит первый .транзистор и выключит (n+1) -транзистор переключателя

37 разрядного тока блока 20 памяти, и конденсатор 22 начинает заряжаться через первый транзистор 37 пере35 ключателя зарядного тока до напряжения 43аР 3.1

Ф где Оф13цр Т1, 34у 13 Р - заРяд, накопленный конденсатором 38 блока 20

40 памяти-за время T"

1Зар.- выходной ток генератора 36 з арядного тока;

aL3<- коэффициент передачи транзистора 37 переключателя эаряцного

45 .тока1

Сз .1- ВЕЛИЧИНа ЕМкости конденсатора 38 блока 20 памяти.

КоэффиЦиент передачи транзистора элемента 39 .считывания с вводится

4;1

50 для учета потерь при переносе заряда Q< с конденсатора 38 блока 20 памяти на конденсатор. 22.

В течение интервалов времени (t9- В) > (р" Д), (8- Cga) ocy.55 ществляется перенос и преобразование. з аряда tg .о ф2 Ч 2 Ро 1 Рс.2 Л(Ц Е с.2.."1015445 накопленного во второй ячейке 35 памяти аналогично переносу и преоб« раэованию заряда с..первой ячейки

35 памяти.

В последующие танты осуществляеъся перенос и преобразование зарядов с последующих ячеек 35 памяти.

Конденсатор 38 блока 20 памяти заряжается через транзистор пере-. ключателя 37 тока до напряжения ощ а /сз, 10 где (}.. з, Т аЬ ; 1э - заряд, на-, копленйый конденсатором 38 блока

20 памяти эа время Т, а з - коэффициент передачи 1транзистора 37 переключателя заряд- 15 ного тока;

С - величина, емкости I-накопиЗ (эельцбго элемента - конденсатора

38 блока 20 памяти.

Таким образом, в конденсаторах

38 блока 20 памяти записывается ин-

Формация о распределении энергии сигналов канала.

В течение некоторого времени, на: пример, в интеРвале Т5. е t 5за ряды Q хранится в конде4саторах

38 блока 20 памяти и сохраняют свое.. эначенце с погрешностью, определя-. емой токами утечки запертых транзисторов 39 элементов считывания, при- ЗО чем момент начала считывания информации может совпадать с моментом времени t

Режим считывания информации с блока 20 памяти осуществляется после-35 довательной подачеф отпирающих имПУЛЬСОВ Ф9.1, Ф9.2, ..., Фцп на управ" ляющие входы (базы) транзисторов

39 элементов .считывания блока 20 памяти. 40

В момент времени t16ma yrrpasnsющий вход транзистора первого тран- зистора 39 элемента считывания по ступает отпирающий импульс Ф94,и в течение времени Т6 t

"эл" 01пер Ч4 ° где Qö, ôñå <}1„- заряд на конденса" торе 22, 50

d4 .1 = (1 - Е, .1) - .коэффициент передачи транзистора 39 элемента считывания блока 20-памяти;

Е+ - коэфФициент, учитывающий неэфФективность переноса заряда 55 транзистором первого транзистора 39 элемента считывания;

С4 - величина емкости первого выхо Дого- накопительного элемента— первого кокдейсатора 38. 60

В,течение интервалов вреыени

Т t 1 t Т8 t>z t 1 э про исходит перенос и преобразование. зарядов с последующих конденсаторов

38 блока 20 памяти. 65 для 1-канала величина напряжения на выходном накопительном элемейте ° конденсаторе 22 - определяется выражением

Ст() ° вых.3! где

tq

aL ° и ° aL . «У.

4.1 ЭМр

{ Pi ) 33aP 4

Таким образом, на выходе устройства производится развертка во времени распределения энергии и одно-., временно возникающих сигналов с периодом, равным длительности импульсов считывания Ф °, где l 1, 2, ° ° ° ° и °

Компенсация аднтивной погрешнос-. ти осуществляется вычитанием из сигнала Е „;(е), содержащего полезную составляющую Е (с) и Фон Еф (й) фона ЕФ " (t), который эа время на блюдения в большинстве;случаев является. стационарным, т.е. Е" . (t)

Фi

= Е (t), но неравномерно раг ределенным, . т. е. неоднородным, ЕФ,. (t) 4 Еф;+ (t);

Компенсация мультипликативной погрешности, возникающей из-за разброса .параметров R„;, d..1; oL>i > сК4, С,, Сз; осуществляется выбором коэффициента р< для каждого канала так, чтобы коэффициент пропорциональности

1.= 1. з.3 4л Р=Р-= .I для и каналов был.одинаковой величины.

Предлагаемое устройство позволяет увеличить точность и помехоустойчивость преобразования.и хранения, информации, что н повышает достовер ность и информационную надежность.

Увеличение точности и помехоустойчивости достигается за счет введения в устройство дополнительного блока памяти, второго распределителя импульсов, преобразователей напряжение - напряжение, блока коррекции, второго генератора фонового то ка, компаратора, генератора разрядного тока, переключателей тока, триггера, усилителя.

Вычитания адднтивной составляющей помехи увеличивает помехоустойчивость устройства до 100 дБ при погрешности преобразования не более

0,5%;

Компенсация мультипликативной составляющей погрешности (величина временного интервала Т и скачка выходного напряжения 0э „1) зависят

1015445

А @

ЮхЫ1 1 только от величины входного сигнала

Е ; и не зависят от разброса параметров информационных датчиков и элементов самого устройства.

Происходят стробирования компаратора (отключения эмиттеров транзисторов компаратора от генератора задающего тока во время переноса зарядов д ; ), что позволяет преобра-. зовать заряды величины 10 " -10." К во временной интервал Т " с погрешностью 0,1-0,5%.

Использование общего выходного накопительного элемента-конденсатора уменьшает погрешность считывания в 2-3 раза, так как скачки на-пряжения на выходном накопительном элементе-конденсаторе зависят только от величины информационных зарядов.

1015445 2

Ф» ф

У.t

Жл

Ы1

Р

9%8

Ф.а Йк

Мг

+En фг1

Й Ь tz б »4ЦМу » t n ЬгЦц4 в lи Ьр И у 4у 4

Составитель A. Воронин

Редактор E ° Папп Техред С.Мигунова Корректор л. Бькшан

Заказ 3224/49 Тираж. 594 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4