Программируемая логическая матрица

 

ПРОГРАННИРУЕМАЯ ЛОГИЧЕСКАЯ МАТ РИЦА, содержащая Н входных шин, подключенных к соответств пощим N-K одноразрядным дешифраторам, выходы которых соединены с соответствующими входами матрицы И, а также матрицу элементов ИЛИ, выходы которых являются выходами устройства, о т л и ч а Ю щ а я с я I тем, что, с целью расширения функциональных возможное тей,в нее дополнительно введены К-разрядный. двоичный дешифратор и L ключевых элементов, информационные входы которых соединены с выходами ;матрицы элементов ИЦ а их управляющие входа с выходами К-разрядного ДВОИЧНОГО дешифратора, входы которого соединены с соответствующими входами матрицы элементов ИЛИ. .

„„SU„„020989

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН зю о к1 08 í 04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ " ."=Л ЫО

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ . (21) 3369408/18-21 (22) 29. 12. 81 (46). 30.05.83. Гюл. и 20 (72)Л.А.Вумилов, В.В.Кошкин, B.M.Èåщеряков и .С.С.Глебов (71) Ленинградский ордена Ленина электротехнический институт им.в.И,.Ульянова(Ленина) (53)-621.374.33(088.8) . (56) 1.:Баранов C.È. и Синев В,Н.

Программируемые логические матрицы в цифровых системах.- Зарубежная

: радиоэлектроника", 1978, М 1, с.65-82.

2. Jones J.4. Arriy Loqic Macros .1ВИ J.йез Оече1ореепй, 1975, Иа сй, p. 120-126.

3. Патент СшА И 4.032.894, кл. -н 03 .к 19/03, н 04 О 9/00, 1977, .(прототип).

В4)(57) ПРОГРАИИИРУЕИАЯ ЛОГИЧЕСКАЯ

МАТРИЦА, содержащая И входных шин, подключенных к соответствующим Й-К одноразрядным дешифраторам, выходы которых соединены с соответствующими входами матрицы И, а.также матрицу элементов ИЛИ, выходы которых является выходами устройства, о т л ич а ю щ à я с я 1 ттеемм, что, с целью расширения функциональных возможнос тей,в нее дополнительно введены

К-разрядный двоичный дешифратор и L ключевых элементов, информационные входы которых соединены с выходамй

-матрицы элементов И", а их управляющие входы q выходами К-разрядного Q двоичного дешифратора, входы которого соединены с соответствующими входами матрицы элементов ИЛИ.

102

Изобретение относится к вычислительной технике и может быть использовано в устройствах управления ЭВМ и цифровой автоматике.

Известны программируемые логические матрицы(ПЛМ), содержащие М входных одноразрядных дешифраторов, матрицу логических элементов И (матрицу И ), матрицу логических элементов ИЛИ (матрицу ИЛИ ) и выходные буферные схемы (1 ).

Недостатком данных схем является узкая область применения за счет низкой степени использования площади кристалла, в результате чего в матрицах И и ИЛИ удается запро-граммировать небольшое число кодовых комбинаций.

Известен способ маскирования выходных разрядов шин матриц логических элементов И или ИЛИ при ,котором для увеличения числа вы,ходных кодовых комбинаций используется маскирование активных сигI напою (запрет-разрешение ) с помощью внешних управляющих сигналов, которые могут быть частью входных сигналов адресов Г23.

Однако ПЛМ, в которых использовался бы указанный способ, не полу" чили распространения, так как неза" маскированные выходные шины ПЛМ составляют только часть от общего числа ее выходных разрядов, т.е. каждый раз из ПЛМ выбирается кодовая комбинация, разрядность которой. значительно меньше числа выходных шин ПЛМ.

Наиболее близкой к предлагаемой является программируемая логическая матрица, содержащая Й входных .шин, подключенных к соответствующим Й-К,одноразрядным дешифраторам, выходь1 которых соединены с соответствующими входами матрицы И, а также матрицы элементов ИЛИ, входы которых являgr ются выходами, устройства (3 ).

Недостатком ПЛИ. подобного типа является ограничение функциональных возможностей из-эа того, что матрица

И и однократно программируемые перемычки позволяют реализовать только одну комбинацию соединений одно.кратно программируемых выходов матри" цы И с входами матрицы элементов ИЛИ.

Цель изобретения . расширение функ циональных возможностей ПЛМ 1утем повышения степени использования полез" ной площади кристалла путем много0 89

I кратного подключения выходных разрядов матрицы И к различным входам эле. ментов матрицы ИЛИ, .т.е путем многократного использования одних и тех

5 же термов, сформированных матрицей И, Поставленная цель достигается тем, что в программируемую логическую матрицу, содержащую М входных шин, под10. ключенных к соо ы тствующим N-K-одноразрядным дешифраторам, .выходы которых соединены с соответствующими входами матрицы И, а также матрицу эле.ментов ИЛИ, выходы которых являются

15 вйходами устройства, дополнительно введены (-разрядный двоичный дешифратоp и ключевых элементов, инфор мационные входы которых соединены с выходами матрицы элементов И, 20 а их управляющие входы с выходами

К-разрядного двоичного дешифратора, входы которого соединены с соответствующими К-входными шинами, выходы ключевых элементов соединены с соответствующими входами матрицы элементов ИЛИ.

На чертеже представлена функци.ональная схема предлагаемого устройства.

Устройство содержит (М-K) одноЗ0 разрядных дешифраторов 3, К-разрядный полный дешифратор 2, матрицу И 3, матрицу ИЛИ 4 и L ключевых элементов

У1... 1 5.

К соответствующим,входам (Й-K) одноразрядных дешифраторов 1 подклю чены (Й-К) .входных разрядов ПЛМ, входы К-разрядного двоичного дешифратора 2 подключены к соответствующим

К-входным разрядам,ПЛИ, выходы одно40 разрядных дешифраторов 1 соединены с соответствующими входами матрицы И

3, информационный вход. каждого ключевого элемента 5 подключен к соот,. ветствующему, выходу матрицы И 3, выходы К-разрядного двоичного дешифратора 2 программно соединены с управляющими входами соответствующих клюю» чевых элементов 5, выходы ключевых элементов подключены к соответству 0 ющим входам элементов матрицы ИЛИ 4, выходы матрицы ИЛИ подключены к выходам ПЛМ.

Устройство работает следующим образом.

Перед, включением ПЛМ следует запрограммировать. Процесс программирования ключевых элементов 5 состоит в селективном соединении требуе3 1020989 мых управляющих входов ключевых схем выходной шиной матрицы И, эти с управляющими шинами - выходами К -, ключевые элемеыты пропускают сигнаразрядного двоичного дешифратора 2. лы на матрицу ИЛИ, далее сформироПри наличии электрического соединения ванные ИЛИ сигналы (дизъюнкции ) повозбуждаемой управляющей шины .c ynpas- 5 ступают на выход ПЛИ. При смене кода ляющим входом ключевого элемента 5 .адреса изменяется возбуждаемая вычерез ключевой элемент 5 на входы ходная шина матрицы И и управляющая .. элементов матрицы ИЛИ 4 поступает шина, соответствующая вновь подасигнал с той выходной шины матриц ваемому коду адреса. Сигнал с e„

3 И, к которой подключен информаци- 10 хода матрицы И проходит через те онный вход рассматриваемого ключе- ключевые элементы, в которых инфорlt

0 вого элемента 5. мационныи вход соединен с вновь возбужденной выходной шиной матрицы И

При поступлении на -входы ПЛИ ко- и Управляющии вход с возбужденной да адреса возбуждается одна из вы- - 15 Управляющей шиной. Смена (ИК) рвз:ходных шин. матрицы И, в которой рядов кода адреса ведет к изменению запро1-раммирован подаваемый код адре- возбуждаемых выходных шин И, а смена

: са. Единичный сигнал поступает на любого из оставшихся К разрядов каждый из информационных входов клю- .кода адреса - к изменению возбуждачевых.элементов 5, пюдключеннйх к 20, емой управляющей шины. Каждая управэтой шине. Одновременнб возбуждается . ляющая шина инициирует одну выход : одна из управляющих шин. Если имеют",ную кодовую комбинацию для ПЛК. Общее ся ключевые элементы, один из управ- число таких комбинаций S = 2",где Kляющих .входов которых имеет электри- - число . входных разрядов К-разрядного ческое соединение с возбужденной, 5 двоичного деиуфратора 2.

1020989

Составитель Б.Мельников.

Редактор А.Мотыль Техред Л.Харитончик Корректор В.Гирняк

Заказ 3915/49 Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР по делам. изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4