Преобразователь уровней

 

ПРЕОБРАЗОВАТЕЛЬ УРОВНЕЙ, содержащий элементы И-ЯЕ, ИЛИ-НВ, первые входы которых подключ ы к информационной шине, вторые - к первой и вторс шинам управляЕОЬ1их сигналов соответственно, а выхсщы соответственно - к затворам р-канального и п-канешьного МОП-транзисторов, включенных последовательно между первой шиной питания и общей шиной , стоки которых подключены к выходной шине, от л и ча ющи йс я тем, что, с целью упрощения устройства, в него дополнительно введен второйэлемент И-НЕ, прямой вход которого подключен к выходу элемента И-НЕ, инверсный вход - к выходу элемента ИЗШ-НЕ, а выход - к затвору дополнительного р-канального МОП-транзистора, вклнзченного между второй шинсЛ питания и выходной шинсйй, подложка которого подключена к первой шине | питания. (Л 9 9/J

СОЮЗ СОВЕТСНИХ

ФИОИИМВ

РЕСПУБЛИК ае (и) 3() Н 03 К 19/00 =(ощ

Р

Т-".ЖИЖЕК @ 4 :;ХЬ,А

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К llBTOPCNOMIV СЕИДатЕпьствм

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ (21) 3377376/18-21 (22) 04.01.82 (46) 23..05 ..83. Бюл. 9 19 (72) В.Л.Дшхунян, .В.Р.Сизов и В.В.Теленков (53) 621,374(088.8) (56) 1. Интегральные схемы на

ИДП-приборах. Под ред. й.Н.Кармаэинского.. И., Мир, 1975, с. 400-406.

2. Патент Японии В 56-7332, кл Н 03 К 19/00, 1981 ° (54)(57) ПРЕОБРйЗОВй1ЕЛЬ. УРОВНЕЙ, содержащий элементы-И-НЕ, ИЛИ-НЕ, первые входы кото1вис подключены к инФормационной шине, вторые - к

nepsoN и второй шинам управляющих сигналов соответственно, а выходы соответственно - к затворам р-канального и и-канального ИОП-транзисторов, включенных последовательно между первой шиной питания и общей шиной, стоки которых подключены к выходной шине, о т л и ч а ю щ и йс я тем, что, с целью упрощения устройства, в него дополнительно введен второй элемент И-НЕ, црямой вход которого подключен к выходу элемента.И-НЕ, инверсный вход - к выходу элемента ИЛИ-НЕ, а выход - к. затвору дополнительного р-канального ХОП-транзистора, включенного между второй шиной питания и выходной шиной, подложка которого подключена к первой шине питания.

1019635

Ç5 Устройство работает следующим образом.

При поступлении на информационную шину 3 напряжения логического нуля и разрешающем сигнале. на шинах 4

4g (логическая 1 ) и 5 (логический 0 ) на выходе преобразователя формируется логический 0 . При поступлении на шины 3 и 4 логической 1 открывается транзистор б, остальные транзисторы при этом закрыты, на выходе преобразователя формируется логическая 1, соответствующая уровню шины 8 питания. При отсутствии разрешаюших сигналов на шинах 3 и 4 транзисторы 6 и 7 закрыты, на выходе элемента И-НЕ 11 формируется уровень логического 0, открывается

МОП-транзистор 12 и на выходе преобразователя Формируется третий логический уровень, соответствующий уровню потенциала на шине 13.

Предлагаемый преобразователь по сравнению с известным имеет ряд технико-экономических преимуществ:

-0 за счет включения в преобразователь второго р-канального транзйстора вместо п-канального транзистора отсутствует связь подложки п-канального транзистора с выходной шиной, которая в реализации очень сложна

Изобретение относится к микроэлектронике и может быть использованО в качестве выходного элемента в БИС на основе МОП-транзисторов.

Известны преобразователи, позволяющие формировать на выходе уровни логического 0, логической 1 и состояние Отключено Онн содержат элементы И-НЕ, ИЛИ-НЕ и последовательно включенные между шинами питания р-канальный и п-канальный МОП-транзисторы (1) .

Недостатком этих устройств является то, что для определения логического состояния выхода требуется использование внешнего резистора, подключенного между выход ной шиной и шиной питания либо общей шиной. Это приводит к. ухудшению электрических параметров устройства и требует дополнительного места для компановки резистора.

Известен преобразователь уровней, содержащий элементы И-НЕ, ИЛИ-НЕ, первые входы которых подключены к информационной шине, вторые - к первой и второй шине управляющих сигналов соответственно, а выходы соответственно — к затворам р-канального и и-канального МОП-транзисторов, включенных последовательно между первой шиной к выходной шине. Подложка и-канального транзистора подключена к общей шине, а подложка р-канального транзистора †.,ка второй шине питания. Параллельно р-канальному транзистору подключен дополнительный п-канальный МОП-.транзистор, у которого подложка подключена к выходной шине, а. затвор через инвер тор — к затвору р-канального транзистора (2) °

Недостатком известного преобразователя является сложность реализации из-за наличия связи подложки п-канального дополнительного МОПтранзистора с выходной шиной, что требует большого числа технологических операций при интегральном исполнении.

Цель изобретения - упрощение устройства в интегральном исполнении.

Для достижения поставленной цели в преобразователь уровней, содержащий элементы И-НЕ, ИЛИ-НЕ, первые входы которых подключены к информационной шине, вторые - к первой и второй шине управляющих сигналов, соответственно, а выходы соответственно — к затворам р-канального и п-канального MOII-транзисто ров, включенных последовательно между первой шиной питания и общей шиной, стоки которых подключены к выходной мине, дополнительно введен второй эле .мент И-НЕ, прямой вход которого подключен к выходу элемента И-НЕ, инверсный вход - к выходу элемента

ИЛИ-НЕ, а выход - к затвору дополнительного р-Канального МОП-транзис-. тора, включенного между второй шиной питания и выходной шиной, подложка которого подключена к первой. шине питания.

На чертеже представлена электри-, ческая принципиальная схема устройства.

Согласно схеме первый вход элемента И-НЕ 1 и первый вход элемента ИЛИ-НЕ 2 подключены к информационной шине 3, вторые входы подключены соответственно к первой

4 и второй 5 шине управляющих сигналов, а выходы соответственно — к затворам р-канального 6 и п-канального 7 МОП-транзисторов, включенных последовательно между первой шиной

8 питания и общей шиной 9, стоки которых подключены к выходной шине

10. Прямой вход дополнительно введенного второго элемента И-НЕ 11 подключен к выходу элемента 1, а инверсный вход — к выходу элемента 2. Выход элемента 11 подключен к затвору дополнительного р-канального МОП-транзистора 12, включенного между второй шиной 13 питания и шиной 10, подложка которого подключена к первой шине 8 питания.

1019635

Составитель Л.Петрова

Редактор В.Лазаренко ТехредЕ.:.-ХаритончикКорректор A Ференц

Заказ 3726/53 Тираж 936 Подписное

ВНИИПИ Го;;ударственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раумская наб., д.4/5

Филиал ППП Патент, г.ужгород, ул. Проектная, 4 и требует дополнительных технологических операций. за счет отсутствия. резистора, доопределяющего логическое состояние. выхода, умень-. шаются габаритные размеры устройства.