Входной каскад транзисторно-транзисторной логической схемы

 

ВХОДНОЙ КАСКАД ТРАНЗИСТОРНОТРАНЗИСТОРНОЙ ЛОГИЧЕСКОЙ СХЕМЫ, выполненный на многоэмиттерных транзис-, торах с высоким инверсным коэффициентом усиления по току, в котором база первого, транзистора подключена через резистор к шине источника питания, эмиттеры - к шинам входного логичес-tкого сигнала, а коллектор - к базе второго транзистора, подключенного коллектором к шине источника питания, а первым эмиттером - к общей -шине соответственно, отличающийс я тем, что, с целью обеспечения высокого входного сопротивления в широком диапазоне температур и напряжений питания, в нем база первого (Л транзистора соединена с вторым эмитс тером второго транзистора. ; .

СОЮЗ COBETCHHX

WUNU

РЕСПУБЛИК.

4(И) Н 03 К 19 00,;11

IlO ДЕЛАМ ИЭОБРЕТЕНИИ И 01НРЬПЪ9

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н ьвтою<омм свидатввству

ЙФ

ГОСУДАРСтвЕННЫЙ НОМИТЕТ СССР, (21) 2853981/18-21

;(22) 17.12.79 (46) 23.01.85. Вюл. В 3 (72} l0.В. Кружанов, А.Б. Однолько, В.Э. Сафронов и С.Г. Демин .(53) 681.325.65:621.374.33(088.8) (56) 1. Скарлетт Дж. Транзисторнотранэисторные логические схемы и их применение. Пер. с анг., под ред.

:В.И. Ермолаева. И., "Иир", 1974.

2. Шагурин И.И. Транзисторно-тран. зисторные логические схемы. Под.ред. Ю.Е. Наумова. М., "Сов.радио", 1974, с. 46 (прототип).

„.ЯО, 1032764 A (54) (57) ВХОДНОЙ КАСКАД ТРАНЗИСТОРНОТРАНЗИСТОРНОЙ ЛОГИЧЕСКОЙ СХЕМЫ, выполненный на многоэмиттерных транзис-, торах с высоким инверсным коэффициен- том усиления по току, в котором база первого. транзистора подключена через резистор к шине источника питания, :эмиттеры — к шинам входного логичес-i кого сигнала, а коллектор — к базе второго транзистора, подключенного коллектором к шине источника питания, а первым эмиттером — к общей .шине соответственно, о т л и ч а ю щ и йс я тем, что, с целью обеспечения . высокого входного сопротивления в широком диапазоне температур и напряжений питания, в нем база первого транзистора соединена с вторым эмиттером второго транзистора.

1012764

Изобретение относится к автоматике и вычислительной технике, в частности к транзисторно-транзисторным логическим схемам, и может быть использовано в различных системах управления и контроля, в счетных и управляющих электронно-вычислительных машинах.

Известны транзисторно-транзисторные логические схемы, выполненные на 1р биполярных транзисторах с низким инверсным коэффициентом, содержащие входной каскад, выполненный на многоэмиттерном транзисторе, база которого через резистор подключена к шине источника питания, коллектор — к базе следующего транзистора, а эмиттеры— к шинам логических BxopHblx сигналов Я,;

Г

Недостаток такой схемы состоит в

20 большой занимаемой площади на кристалле, что ограничивает степень интеграции логических устройств,. собранных на таких схемах, Указапный недостаток обусловлен использованием в таких ТТЛ схемах стандартных биполярных транзисторов, "àíèìàþùèõ на кристалле площадь в три раза большую, чем, например, площадь так называемых КИД-транз-.:<старав. Однако

ЕИД-транзисторы имеют высокий инверсный коэффициент усиления по току, что не позволяет строить на них входные каскады упомянутых ТТЛ схем из-за больших втекающих входных токов.

Ближайшим техническим решением к предлагаемому является транзисторнотранзисторная логическая (ТТЛ) схема, выполненная на транзисторах с высоким инверсным коэффициентом усиления, входной каскад которой также выпал- О нен на многоэмиттерных транзисторах с высоким инверсным коэффициентом усиления по току, в котором база первого транзистора подключена через резистор к шине источника питания, эмиттеры — к шинам входного логического сигнала, а коллектор — к базе второго транзистора, подключенного коллектором к шине источника питания, а эмиттерам — к общей шине 5О саат:.:етственно (2) .

В указанной ТТЛ вЂ” схеме для уменьшения входногс тока и увеличения входного сопротивления база первого транзистора соединена с базай вта- 55 рого транзистора через резистор, величина сопротивления которого ограничена и сверху и снизу. Сопративление этого резистора выбирается таким, чтобы каллекторный переход был закрыт как при низком, так и при высоком напряжении на входах. Это ограничивает величину сопротивления

I сверху, с другой стороны это сопротивление не может быть слишком малым, так как необходимо обеспечить запирание второго транзистора при низком напряжении хотя бы на одном из входов схемы. Указанные условия не соблюдаются в широком диапазоне температур и напряжений питания.

Целью изобретения является обеспечение высокого входного сопротивления ТТЛ схемы на транзисторах с высоким инверсным коэффициентом усиления по току в широком диапазоне температур и напряжений питания.

Поставленная цель достигается тем, что в входном каскаде схемы, выполненном на мнагоэмиттерных транзисторах с высоким инверсным коэффициентам усиления по току, в котором база первого транзистора подключена через резистор к шине источника питания, эмиттеры — к шинам входного логического сигнала, а коллектор — к базе второго транзистора, подключенного коллектором к шине источника питания, а эмиттерам — к общей шине соответственно, база первого транзистора соединена с вторым эмиттером второго транзистора.

Принципиальная электрическая схема входного каскада ТТЛ-схемы, выполненного согласно предлагаемому изобретению, изображена на чертеже.

Входной каскад ТТЛ схемы содержит многаэмиттерные транзисторы 1 и 2 с высоким инверсным коэффициентом усиления по току. Змиттеры первого транзистора подсоединены к шинам 3.1, 3.2, 3.3 и 3.4 логического входного сигнала, база — через резистор 4 к шине 5 источника напряжения питания, а коллектор соединен с базой транзистора 2, коллектор 6 и первый эмиттер 7 которого подсоединены через резисторы 8 и 9 к шине 5 источника питания и общей шине 10 соответственно. Второй эмиттер 11 второго транзистора соединен с базой первого транзистора.

Работа устройства происходит следующим образом. При подаче на все шины 3.1-3.4 высокого потенциала, соответствующего уровню логической

10127

I з1 81 6 ) Редактор П. Горькова Техред N. Пароцай Корректор:E. Сирохйан

Заказ 136/3 Тираж, 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытии

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

3 единицы (входной каскад ТТЛ схемы обеспечивает выполнение в этом одном из возможных его вариантов логической функции И), втекающий в каждый из эмиттеров транзистора 1 ток 3 „

5 связан с током его базы соотношением где l3, — инверсный коэффициент уси- 10 (1 ления первого транзистора по j -му входу.

Величина тока коллектора транзистора 1, являющегося током базы транзистора 2, достаточна для насыщения 15 последнего. Как только транзистор 2 входит в насыщение, т.е. потенциал

его коллектора становится меньше потенциала базы, и следовательно, меньше потенциала второго эмитуера 20 (всегда большего потенциала базы на величину падения напряжения на переходе база — коллектор транзистора 1), часть тока, протекающего через резистор 4, ответвляется через второй 25 транзистор по цепи: второй эмиттеф

11 — коллектор 6 — первый эмиттер 7.

При этом транзистор 2 работает в инверсном режиме по второму эмиттеру.

Ток, вытекающий из базы транзистора

64 4

1, поддерживается благодаря действию цепи обратной связи, на уровне, обеспечивающем минимальный ток насыщения в базу транзистора 2. Следовйтельно, величина тока базы транзистора 1 в В4 раз меньше минимального тока насьпцения транзистора 2 и стабилизируется обратной связью на этом уровне при всех колебаниях параметров схемы. При возникновении возмущающего воздействия соответствующего изменения тока базы транзистора 1 не произойдет. Так, например, при увеличении питающего напряжения ,"излишний" ток базы транзистора 1 будет стекать через транзистор 2 и резистор 9 на общую шину 10. При, уменьшении питающего напряжения то с . в цепи обратной связи уменьшается, обеспечивая неизменность базовых токов транзисторов l и 2.

Поскольку сумма всех токов, втекающих в эмиттеры транзистора 1, примерно равна току базы транзистора 2, то обеспечение неизменности и малой величины тока базы транзистора 1 обусловливает постоянство указанной суммы токов и высокое входное сопротивление ТТЛ схемы в широком диапа зоне температур и напряжений питания.