Анализатор спектров
АНАЛИЗАТОР СПЕКТРОВ, содержащий первый регистр, информационный .вход которого является информационным входом устройства, выход первого регистра соединен с информационным входом первого блока onieративной памяти, адресный вход которого , соединен с выходом первого счетчика ,второй и третий блоки оперативной памяти, информационные входы . которых соединены с выходами соот-. ветственно второго и третьего регистров , адресные входы второго и третьего блоков оперативной памяти соединены с первыми выходами соответственно йервого и второго форми- . рователей адреса, вторые выходы которых соединены с входами соответственно первого и второго блоков постоянной пад1яти, первый и второй сумматорывычитатели , выходы которых соединены с информационными входами соответственно второго и третзьего регистров, второй счетчик выход которого соединен с входом третьего блока постоянной памяти, выход которого соединен с входом регистра микрокоманд, первый выход котррого соединен с первым входом установки нуля второго счетчика, вход записи регистра микрокоманд соединен со счетным входом второго счетчика и с перяьам выходом генератора рабочих частот, второй выход которого соединен с первым входом формирователя управляющих импульсов, второй, третий ,- четвертый и пятый входы которого соединены соответственно с: вторым - третьим, четвертым и пятым выходами регистра микрокоманд, первый выход формирователя управляющих им .пульсов соединен с исполнительным входом nepBoriD блока оперативной памяти, второй выход формирователя управляющих импульсов соединен с входами записи второго и третьего регистров, третий выход формирователя управляющих импульсов соединен с исполнительными входами первого и второго формирователей адреса, четвертый выход форьшрователя упт равляювдих импульсов соединен с исО ) полнительными входами второго и ; , третьего блоков оперативной памяти, при этом первый управляющий . устройства соединен с входом уста . новки нуля первого счетчика и с . вторым входом установки нуля второго счетчика, второй управляющий вход устройства соединен с входом записипервого регистра, со счетным входом первого счетчика и входом запуска генератора рабочих частот, выход третьего регистра является йнформационньш выходом устройства, а шестой выход регистра микрокоманд является , выходом сопровождения информации, :Р т л и ч а ю щи и с я тем, что, :С целью упрощения устройства и расширения функциональных возможностей за счет вычисления амплитудного-и фазового спектра и весовой обработки , в него введены два сдвигателя, два коммутатора, два регистра сдвига, два триггера блокировки, два элемента И, блок формирования кода операций , четвертый и ПЯ.ТЫЙ регистры, ВЫХОДЫ которых соединены с первыми входами соответственно первого и второго коммутаторов, вторые входы
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК з(5р:G 06 F 15 332
ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ HSOBPETEHÈÉ И ОТКРЫТИЙ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
И ABTQPCH0MY СВИДЕТЕЛЬСТВУ (21) .3384700/18-24 (22) 18.01.82 (46) 15.06.83. Бюл. Р 22 (72) И.Г.Грибков, A.Â.Áåëèíñêèé и Т.Л.Степукова (53) 681 .32 (088.8) (56) 1. Патент США Р 3778606, кл. G 06 F 15/332, опублик. 1973.
Ю
2. Авторское свидетельство СССР
9 560232, кл..G 06 F 15/34, 1977 (прототип) ° (54)(57) АНАЛИЗАТОР СПЕКТРОВ, содержащий первый регистр, ийформационный,вход которого является инфор" мационным входом устройства, выход первого регистра соединен с информационным входом первого блока оперативной памяти, адресный вход которого соединен с выходом первого счетчика, второй и третий блоки оперативной памяти, информационные входы которых соединены с выходами соот-, ветственно второго и третьего регистров, адресные входы второго и третьего блоков оперативной памяти соединены с первыми выходами соответственно первого и второго форми- . рователей адреса, вторые выходы которых соединены с входами соответст- венно первого и второго блоков постоянной памяти, первый и второй сум-. маторы-вычитатели, выходы которых соединены с информационными входами соответственно второго и третьего регистров, второй счетчик-, выход которого соединен с входом третьего блока постоянной памяти, выход: которого соединен с входом регистра микрокоманд, первый выход которого соединен с первым входом установки нуля. второго счетчика, вход записи регистра микрокоманд соединен со счетным входом второго счетчика и с первым выходом генератора рабочих частот, второй выход которого соеSU„„2 41 А динен с первым входом формирователя управляющих импульсов, второй, третий; четвертый и пятый входы которого соединены соответственно с. вторым, . третьим, четвертым и пятым. выходами регистра микрокоманд, первый выход формирователя управляющих им.пульсов соединен с исполнительным входом первого блока оперативной памяти, второй выход формирователя управляющих импульсов соединен с входами записи второго и третьего регистров, третий выход формирователя .управляющих импульсов соединен с исполнительными входами первого и второго формирователей адреса, четвертый выход формирователя уп.равляющих импульсов соединен с исполнительными входами второго и . третьего блоков оперативной памяти. при этом первый управляющий вход С . устройства соединен с входом уста:. новки нуля первого счетчика и с .вторым входом установки нуля второго счетчика, второй управляющий вход
laa+L устройства соединен с входом эаписи- первого регистра, со счетным входом первого счетчика и входом запуска генератора рабочих частот, выход третьего регистра является информа- фф циоиным выходом устройства, а шестой выход регистра микрокоманд является . выходом сопровождения информации, 4h, .отличающийся тем, что, ®д с целью упрощения устройства и расширения функциональных воэможностей эа счет вычисления амплитудного и фазового спектра и весовой обработки, в него введены два сдвигателя, два коммутатора, два регистра сдвига, два триггера блокировки, два элемента И, блок формирования кода операций, четвертый и пятый регистры, выходы которых соединены с первыми входами соответственно первого и второго коммутаторов, вторые входы
1023341 которых соединены с выходами соот- .. ветственно первого и второго блоков; постоянной памяти, третьи входы первого и второго коммутаторов соединены с выходами соответственно второго и третьего блоков оперативной памяти, четвертые,вход а первого и второго коммутаторов соединены.с выходами соответственно первого блока .оперативной памяти и первого регистра, управляющие входы коммутаторов соединены с восьмым выходом регистра микрокоманд и объединены с входами первого и второго элементов И, выходы первого и второго коммутаторов соединены с информационными входами соответственно первого и второго сдвигателей, входы числа сдвигов которых соединены с седьмым выходом регистра микрокоманд, выходы первого и второго сдвигателей соединены с цервыми информационными входами соответственно первого и второго сумматоров-вычитателей, вторые.информационные входы которых соединены с выходами соответственно второго и третьего регистров, выходы знакового разряда результаты первого и второго сумматоров-вычитателей соединены с входами соответственна первого и второго регистров сдвига, исполнительные входы которых соединены соответственно с пятым и шестым выходами формирователя управлявших импульсов, седьмой выход которого соединен с входами. записи четвертого и пятого регистров, а шестой, седьмой, восьмой входы формирователя управляющих импульсов соединены сдевятым, десятым и одиннадцатым выходом регистра микрокоманд, двенадI
Изобретение относится к средствам цифровой вычислительной техники, предназначено для получения
: амплитудного и фазового спектра
Фурье на скользящем отрезке времени и может использоваться при. решении задач первичной обработки низкочастотных дискретных сигналов.
Известно устройство для выполнения прямого преобразования Фурье, осуществляющее вычисление комплексного спектра между вводом отдельных дискретных знамений преобразующего сигнала. Это устройство содержит аналого-цифровой преобразо ватель, три блока памяти, предназначенных для накопления исходных отсчетов и хранения синусной и коцатый и тринадцатый выходы которого соединены с первыми входами соответственно первого и второго формирователей адреса, выход переполнения второго формирователя адреса соединен с входом установки единицы первого триггера блокировки, а .вы-. ход переполнения первого счетчика соединен с входом установки единицы второго триггера блокировки, входы установки нуля обоих триггеров блокировки соединены с первым управляющим входом устройства, выходы первого и второго триггеров блокировки соединены с блокирующими входами соответственно первого и второго элементов
И, выход второго элемента И соединен с входом .записи-считывания второго и третьего блоков оперативной памяти, выход первого элемента И соединен с входом записи-считывания первого блока оперативной памяти, при этом информационные входы четвертого и пятого регистров соединены с информационными входами соответственно третьего и второго регистров, выходы первого и последнего разрядов первого и второго регистров сдвига соединены соответственно с первым, вторым, третьим и четвертым входами блока формирования кода операций, Пятый вход которого соединен с четырнадцатым выходом регистра микрокоманд, а первый и второй выходы блока формирования кода операций соединены с кодовыми входами соответственно первого и второго сумматоров-вычитателей, кроме того, выход первого счетчика соединен с вторыМи входами формирователей адреса и пятым входом формирователя кода операций. синусной компонент спектра, умножителЬ и сумматор комплексных чисел 1).
Наиболее близким к предлагаемому является анализатор спектра, который после каждой новой выборки дискретного значения преобразуемого исходного сигнала обновляет коэффициенты Фурье. Составляющие части (элементы) этого устройства представлены двумя группами.
Первая группа содержит первый . регистр,.информационный вход которого является информационным входом устройства, выход первого регистра, . соединен с информационным входом первого блока оперативной памяти, tадресный вход которого -соединен с
1023341 выходом первого. счетчика, второй и третий блоки оперативНой памяти информационные входы которых соединены с выходами соответственно второго и третьего .регистров, адресные входы — с первым выходом соответственно первого и второго формирователей адреса, вторые выходы которых соединены со входами соответственно первого и второго блоков постоянной памяти, первый и второй сумматор- 1О вычитатель, выходы которых соединены с информационными входами соответственно второго и третьего регистров, второй счетчик, соединенный выходом с третьим блоком постоянной памяти, 15 выход которого соединен с регистром микрокоманд, первый выход которого соединен с первым входом установки нуля второго счетчика, вход записи регистра микрокоманд соединен со д» счетным входом второго счетчика и с первым выходом генератора рабочих частот, второй выход которого соединен с первым входом фбрмирователя управляющих импульсов, второй, третий, четвертый и пятый входы которого соединены с соответствующими выходами регистра микрокоманд, первый выход
Формирователя управляющих импульсов соединен с исполнительным входом первого блока оперативной памяти, второй выход — co входами записи второго и третьего регистров„ третий выход - c исполнительными входами первого и второго формирователей адреса, четвертый выход — с исполнительными входами второго и третьего блоков оперативной памяти, при этом первый управляющий вход устройства соединен с входом установки нуля
nepaoro счетчика и со вторым входом 40 установки нуля второго счетчика, второй управляющий вход устройства соединен со входом записи первого регистра, со счетным входом первого счетчика и входом запуска генератора 45 рабочих частот, выход третьего регистра является информационным выходом устройства, а шестой выход регистра микрокоманд — выходом сопровождения информации.
Вторая группа содержит два сумматора-вычитателя и четыре умножителя, . выход первого умножителя соединен с первым входом первого сумматора. вычитателя, выход второго — c вторым входом того же сумматора-вычитателя, выходы третьего и четвертого — соот-, ветственно с первым и вторым входами второго сумматора-вычитателя, выход первого блока постоянной памяти 60 соединен с первыми входами первого и четвертого умножителей, выход второго блока постоянной памяти — с первыми входами второго и третьего умножителей, вторые входы первого и 5 третьего умножителей соединены с выходом третьего. сумматора-вычитателя, первый и второй входы которого соединены с выходами соответственно первого блока оперативной памяти и четвертого сумматора-вычитателя, первый и второй входы последнего в свою очередь соединены с выходами соответственно первого блока оперативной памяти и первого регистра, при этом выход второго регистра является вторым информационным выходом устройства $2).
Известные устройства характеризу ются невозможностью получать с их помощью амплитудный и фазовый спектры, проводить весовую обработку и сложностью. Кроме того, устройства ограничиваются вычислением только комплексного спектра Фурье,, хотя для многих приложений требуется выполнять весь комплекс вычислений.
Целью изобретения является упрощение устройства и расширение функциональных возможностей за счет вы-. числения амплитудного и фазового спектра и весовой обработки.
Поставленная цель достигается тем, что в анализатор спектров, содержащий первый регистр, информационный вход которого является информационным входом устройства, выход первого регистра соединен с информационным входом первого блока оперативной памяти, адресный вход которого соединен с выходом первого счетчика, второй и третий блоки оперативной памяти, информационные входы которых соединены с выходами соответственно второго и третьего регистров, адресные входы втоцого и третьего блоков оперативной памяти соединены с первыми выходами соответственно первого и второго формирователей адреса, вторые выходы которых соединены с входами соответственно первого и второго блоков постоянной памяти, первый и второй сумматоры-вычитатели, выходы которых соединены с информационными входами соответственно второго и третьего регистров, второй счетчик, выход которого соединен с входом третьего блока постоянной памяти, выход которого соединен со входом регистра микрокоманд, первый выход которого соединен с первым входом установки нуля втсфого счетчика, вход записи регистра микрокоманд соединен со счетным входом второго счетчика и с первым выходом генератора рабочих частот, второй выход которого соединен с первым входом -формирователя управляющих импульсов, второй, третий, четвертый и пятый входы которого соединены соответственно с вторым, треть5 1023 им, четвертым и пятым, выходами регистра микрокоманд, первый выход формирователя управляющих импульсов соединен с исполнительным входом первого блока оперативной памяти, второй выход формирователя управляющих импульсов соединен с входами записи второго и третьего регистров, третий .выход формирователя управляющих импульсов соединен с исполнительными входами первого и второго формирователей адреса, четвертый выход фор- . мирователя управляющих импульсов соединен с исполнительными входами второго и третьего блоков оперативной памяти, при этом первый управ- 15 ляющий вход устройства соединен с входом установки нуля первого счетчика и с вторым входом установки нуля второго счетчика, второй управляющий вход устройства соединен 20 с входом записи первого регистра, со счетным входом первого счетчика и входом запуска генератора рабочих частот, выход третьего регистра является информационным выходом уст- 25 ройства, а шестой выход регистра микрокаманд является, Выходом сопровождения информации, введены два сдвигателя, два коммутатора, два регистра сдвига, два триггера бло- Я() кировки, два элемента И, блок фор.мирования кода операций, четвертый . и пятый регистры, выходы которых соединены с первыми входами соответственно пеРвого и второго комму- 35 татаров, вторые входы которых соединены с выходами соответственно первого и второго блоков постоянной памяти, третьи входы первого и второго коммутаторов соединены с выходами, соответственно второго и третьего блоков оперативной памяти, четвертые входы первого и второго коммутаторов соединены с выходами соответственно первого блока оперативной памяти и первого регистра, управляющие входы коммутаторов соединены с восьми выходами регистра микрокоманд и объединены с входами первого и второго
I элементов И, .выходы первого и второ+ го коммутаторов соединены с информационными входами соответственно первого и второго сдвигателей, входы числа сдвигов которых соединены,с седьмым выходом регистра микрокоманд, выходы первого и второго сдвигателей соединены с первыми информационными входами соответственно первого и второго сумматоров-вычитателей, вторые информационные входы которых соединены с выходами соответственно .60 второго и третьего регистров, выхо- . ды знакового разряда результата перваго и второго сумматоров-вычитателей соединены с входами соответственно первого и второго регистров сдвига, Я
341
I исполнительные входы которых соеди= иены соответственно с пятым и шестым выходами формирователя управляющих импульсов, седьмой выход которого соединен с входами записи четвертого и пятого регистров, а шестой, седьмой, восьмой входы формирователя управляющих импульсов соединены с девятым, десятым и одиннадцатым выходом регистра микрокоманд, двенадцатый. и тринадцатый выходы которого соединены с первыми входами соответственно первого и второго формирователей адреса, выход переполнения второго формирователя адреса. соединен с входом установки единицы первого триггера блокировки, а выход переполнения первого счетчика соединен с входом установки единицы второго триггера блокировки, „ . входы установки нуля обоих триггеров блокировки соединены с первым управляющим входом устройства, выходы первого и второго триггеров блокиров.ки соединены с блокирующими входами соответственно первого-и второго элементов И, выход второго элемента И соединен с входом записи — считывания. второго и третьего блоков оперативной памяти, выход первого элемента И соединен с входам запйсисчитывания первого блока оперативной .памяти,,при этом информационные входы четвертого и пятого регистров соединены с информационными входами соответственно третьего и второго регистров, выходы первого и последнего разрядов первого и второго регистров сдвига соединены соответственно с первым, вторим, третьим и четвертым входами блока формирования кода операций, пятый вход которого соединен с четырнадцатым выходом регистра микрокоманд, а первый и второй выходы блока формирования кода операций соединены с кодовыми входами соответственно первого и второго сумматоров-вычитателей, крсме того, выход первого счетчика соединен со вторыми входами формирователей адреса и с шестым входом формирователя кода ойе раций.
На чертенке представлен анализатор, спектров.
Анализатор состоит из блоков постоянной памяти 1-3,регистра микрокоманд 4, счетчиков 5 и 6, формирователей адреса 7 и 8, генератора рабочих частот 9, формирователя управляющих импульсов 10, элементов И
11р 12,триггеров блокировки 13 и 14, регистров 15, 19, блоков оперативной памяти 20 — 22, сдвигателей 23 и 24, коммутаторов 25 и 26, регистров сдвига 27 и 28; сумматоров-вычитателей 29 и 30, блока формирования кода операций 31, информацион1023341 ного входа устройства 32, управляющих входов устройства 33 и 34, информационного выхода устройства 35, выхода сопровождения информации 36, входов установки нуля 37, 41, входов установки единицы 42 и 43, управляющих входов коммутаторов 44, блокирующих входов элементов И 45, входов элементов И 46, выходов элементов И 47, входов эайиси-считывания 48 и 49, исполнительных входов
50 - 53, выходов переполнения 54 .и 55, выхода первых разрядов сдвигающих регистров 56 и 57, выходов пос-. ледних разрядов регистров сдвига
58 и 59, кодовых входов сумматоров- 15 вычитателей 60 и 61, выходов блока формирования кода операции 62 и 63, кодового входа блока формирования кода операций 64, входа запуска
65, входа записи 66. 20
Анализатор .спектров представляет собой специализированное вычислительное устройство с микропрограмм-ным управлением, ориентированное на выполнение следующей совокупности задач первичной спектральной обработки.
Накопление и хранение И текущих значений дискретного действительного входного сигнала x(n-f ),x(n-2}, x(n"V ) в блоке оперативной памяти
21, где Q - -текущий отсчет време- . ни + г
Хранение иобновление Й/2 комплекс-: ных значений дискретного преобраэова- н фурье (ДПФ) X„(o)X (И),...,Х рр-1)
5 в блоках оперативной памяти 20 и 21.
1 3
ЗначенияХ Яра4М/2-< завязаны со ! входными значениями входного сигнала 4 соотношениями
}((д= T. Мч-ю}Екр (-) — (в-<)), "=-О а-1 . и . и и=и . на основе которого работает известный аналог. 45
Значение ДПФ после получения по информационному входу 32 в регистр
15 нового значения Х(н)обновляет )(и()) по известной рекуррентной формуле X „(A=X„(&(X()-X(-e>)ex -j — . Жн 50
I - oao-<.
Проведение весовой обработки входной послеловательности с помощью окна Хэмиинга . -. "у 1)
"" lg(f)05+05óï(1, ), 9:ON, что осуществляется в спектральной области над совокупностью хранимых @
s блоках оперативной памяти коэ@фицыев тов Фурье по формул
Х„, „()=ОЯX„+„Ц)+018 X„+ «- )} (.
+.Х„+„(мю)), 4 О„ ф-1 . 65 при этом применяется:
X „(-"}=Хи+, (4Э, Xn+q (Н12)=Х „,,„(нg-k), исходя иэ свойств спектра действительного сигнала.
Над Х(ф}проводится оПерация выделения модуля к фазы с помощьй
Волдеровских процедур. При этом текущая фаза вследствие с принятым преобразованием Фурье вычисляется с известной методической ошибкой, свя- . занной с периодическим смещением базисных функций (см. аналог), что. не мешает однако дальнейшему использованию фазового спектра в боль-. шинстве приложений.
Возможность реализовать s одном специализированном устройстве, практически, всех задач спектральной обработки удается без применения умножителей, что существенно уменьшает оборудование. Все возникающие операции умножения выполняются с помощью сдвигателей и сумматоров.
Эти же блоки используются и при вычислении модуля и арГумента комплексных чисел с привлечением Волдеровс+ кой процедуры вычисления функций:
4КЕХп () >п Xn <(1) « МЦ g )J 1 (! и an+10)1 ) е) + (1 ) l, Анализатор спектров работает следукицим образом.
Все устройство включает функциональную часть и управляющую часть.
В функциональную часть входят регистры, счетчик, блоки памяти, сдви-. гатели, сумматоры-вычитатели, кою утаторы, блоки формирования адресЬ и кодов операций.
В управляющую часть входят блок постоянной памяти., где хранятся микрокоманды, счетчик адреса, регистр микрокоманд, генератор рабочих час.тот и формирователь управляющих импульсов. Сюда же входят два триггера блокировки и вентильные схемы.
В начале работы устройства, после.
его включения, подается сигнал по управляющему входу 33, который устанавливает s ноль счетчики 5; б и триггеры блокировки 13 и 14.
Устройство работает циклически.
В каждом цикле выполняется вся последовательность перечисленных алгоритмов. За начало. цикла принимается сигнал по управляющему входу 34, по которому происходит запись новогь дискретного значения.Х(в), поступающего.по информационному входу устройства 32 в регистр 15. Далее увели- . чивается значение счетчика 6 на единицу, и по входу запуска 65 включаетея генератор рабочих частот 9.
В самом начале работы устройства на входах счетчика б действуют сигнал установки нуля 40 и сигнал
1023341 по счетному входу .счетчика. Счетчйк в этом случае устанавливается в нуль и не реагирует на сигнал со счетного входа.
В процессе работы устройства последовательно изменяется содержимое счетчика 5 и из блока постоянной памяти 1 в регистр микрокоманд 4 переписываются очередные микрокоманды, Отдельные. выходы регистра микрокоманд.4 непосредственно доносят до функциональных частей управляющие коды шкоды операций в сумматоры-вычитатели, число сдвигов, коды коммутаторов, коды формирователей адресов). другие выходы регистра 4 уп- 15 равляют отдельными выходами формирователя управляющих импульсов 10, который представляет сОбой набор элементов И, которые пропускают, либо не пропускают соответствующие им- 2д) пульсные сигналы с выходов генерато-. ра рабочих частот. С помощью импуль" сов, пропускаемых на нужные выходы формирователя управляющих сигналов, осуществляется запись в регистры
16-19, исполнение записи считывания в блоках оперативной памяти, изменение адресов формирователей адреса 7 н 8, сдвиг информаций в регистрах 27 и 28.
Блок оперативной памяти 21 хранит, И текущих значений входных отсчетов, записывая новое значение на самоестарое в этих Й отсчетах, т.е. У и) на место A(8-й). Это осуществляется 35 цикличным изменением адреса, который формируется. счетчиком 6. На И периодов работы устройства до первого . переполнения счетчика считывание информации иэ блока оперативной памя- 4Q ти 21 осуществлять нельзя, в него только можно записывать. Это обеспе.чивается подачей на вход запись-считывание блока оперативной памяти
;только низкого уровня (код записи) с 45 выхода элемента И 11, ввиду присутствия на одном из ее входов низкого эапрещакицего сигнала с выхода триггера блокировки 13. Как только послед циклов работы счетчик 6 переполнится, триггер установится в единичное состояние и элемент И 11 открывается. Код считывания (высокий уровень элемента 11) образуется в случае, когда на управляющем входе коммутатора установлен номер входа, куда подключен выход блока оперативной памяти 21, например, номер один. В этом случае, всегда, когда в первом разряде номера входа коммутатора единица .и этот разряд под- 60 ключен к входу элемента И 11,можно производить считывание из блока ьперативной памяти 21. Блокировка считывания из этой памяти необходима на М периодов, ввиду того, что пос- 65 ле включения питания в ней хранится ложная информация.
Формирователи адреса 7 и 8 для блоков оперативной памяти 20 и 21 представляют иэ себя постоянную память, подключенную к установочным входам счетчиков адреса. Можно либо считать из постоянной памяти адрес, записав его в счетчик, либо увеличить ранее установленный адрес на единицу. Устанавливаемые адреса зависят как от номера цикла О g q), так
I и кода, поступающего из регистра 4 микрокоманд. Для реального анализа" тора спектров при М= 32 объем постоянной памяти не превышает 2К бит (одна интегральная схема).
Блоки оперативной памяти 20 и 22 имеют также как и блок 21 блокировку считывания, только на один первый цикл работы устройства, триггер блокировки 14 устанавливается в единич-. ное состояние и открывает тем самым элемент И 12, который срабатывает, когда на его входах 46 появляется номер входа коммутатора, к которому подключены блоки 20 и 21, например, третий номер — первый и второй двоичный разряд номера равен единице. Необходимость блокировки считывания та же, чть упоминалась ранее.
Сумматоры.-вычитатели 29 и 30 для выполнения всех указанных алгоритмов должны осуществлять следующие операции: сложение, вычитание двух чисел, сложение с нулем, обнуление выхода.
Сумматоры-вычитатели управляю ся подачей соответствуют их кодов на кодовые входы 60 и 61, куда они поступают из блока формирования кода операций 31. Этот блок 31 представляет собой комбинационную схему с постоянной памятью. Из регистра микрокоманд 4 по входу 64 поступают коды операций для каждого сумматоравычитателя и код варианта исполнения, который либо может в зависимости от номера цикла работы устройства, поступающего с выхода счетчика 6, считать из постоянной памяти свои коды операций для сум аторбв-вычитателей, хранимых в постоянной памяти по адресу номера счетчика б, либо инвертировать поступивщие коды иэ регистра микрокоманд, если в коде варианта исполнения по указанному номеру выхода 56-59 поступает единица из сдвиговых регистров
27 и 28.
В регистрах 27 и 28 при. выполнении задачи вычисления модуля комплексных чисел по формулам Волдеровских процедур запоминается набор знаков промежуточных результатов, которые используются как для этой задачи, так и для следующей — вычис1023341
12 ление фазы (аргумента. комплексного чика 6, номера g, поступающего иэ числа) . Объем постоянной памяти блока .регистра мйкрокоманд 4, по привеформирователя кода операций не пре- :денным формулам. Однако эти формулы вышает для н = 32 2К битт.. раскрываются на этапе проектироваОсобенности работы устройства ния, когда их результаты записываютпри выполнении отдельных алгоритмов. 5 ся в постоянные памяти блоков формиТекущне значения спектраХ„(Цхранятся рователей адреса 7 и 8 и блока форв блоках оперативной памяти: в бло- мирования кода операций 31. ке 20 — мнимая часть спектра, в бло- Формирование И 4 — 1 произведений ке 22 — действительная часть спект- . / йВМ
Ра. Д РегистР 1б записмваетси всвое . 1О .. аьЫЗзз1 н ),Р: „4. 1; пРоизводит-"значение Х(И)и поступает на пе вый поступает на пеРвый ся на сумматорах-вычитателях 29, 30 вхоД коммУтатоРа 26, значение Х (и М) . и сдвигателях 23 и 24..При этом на считывается иэ блока опе ативной в ет я иэ блока оперативной сумматоре-вычитателе 29 и сдвигателе и мяти 21 и поступает также на пер-.. .23, на сумматоре-вычитателе 30 и ра 25, од ол ко другого коммутато )5 сдвигателе 24 параллельно вычисляют(ЖФ1 (2И . Операция умножения А(иы- (и--")1 РИ н )
ЙМ еся Х (И-Й) 5 »Vl ) М Х (ф) МИ вЂ” в прямую не выполняется. Чтобы су- . "-" затем- на одной из групп уже опредещественно уменьшить объем вычисле- 2О ляется разность. ний косвенного умножения, указанное ; щ-„» . .. Такое вычисление позволяет снизить((и)со Г „"и (- ь|(и) (ИР "и требования IIo числу Разрядов проме н i и t . 25 жуточных вычислений и при этом не наД, » (. » .. ц » 1капливать ошибки, что важно, так как "-(1) МЬ)МИфь д"3И! ЬХЬЖИ Ю ),. анализатор спектров работает в непрев ((-( — рывном режиме и внесение ошибок в рекуррентную формулу не допустимо „. ба -р 3Q -из цикла в цикл. >+II(a) i a. Для реальйых Я (й =32) можно проводить вычисления в 16-ти разрядной сетке и осуществить формирование Ф всех семи произведений за 25 опера ... - целая часть числа, ций сложение-вычитание-сдвиг-запись, далее за 24 операций считывание-сло ""И(-) ((.Й; - жение-вычитание-запись окончательр =) — (ное формирование. ЫЦИ)Ми — N j, 0= (,М(4 4р Итого, практически, за 50 коротких т=, "я.=1 н операций выполнено 7 умножений, А4и Д принимают Qg,-1 различные - что достигается за счет последоваэначения не считая нуля и значе- тельно параллельного УмножениЯ тольния Й/4. ко на те разряди, которые отличны В устройстве сначала формируют- 45 от нУлЯ пРи эффективном кодировася N. 4-1 значения произведения После выполнения умножений выполад з б з(у) y „ нить обновление спектра по рекуррент. ° Й 14 ной формуле не представляет труднос-. заносятся. целиком в блоки оператив-. ти: следует из блоков оперативной ной памяти 20 и 22. далее путем . ::IIàìÿòH выбирать старое значением g i)) назначения адреса А.» и Д, знака значение (-1)с(" и (1 < всегда можно очи- и нужное произведение4Х(иМ(и (ЮА1(и„ ()Щ тать из них требуемое произве ение у р изведениеу и выполнять операцию(y) После обновления таким образом спектра устройство переходит в режим Адреса и знаки (one а ия сл ния, либо вычитания для с мма (р ц я сложе- .выполнения весовой обработки по дл умматоров- ® Хэммингу в спектральной области. Кажвычитателей) формируются соответст- . .дое полученное значение Х„,„ „ оставенно на выходах формирователей ад- ется в регистрах 16-19; в регйстрах pecos7 и 8 и блока формирования :19 . 17 — К 9.„+ ), р .кода операций 31 в зависимости от и 16 (номе а ик ра цикла И, поступающего из счет- 65 регистра 27 — знак >w Õù+„(Þ и -,„Ки+„ц),в первом разряде 102 3343 Организуется Волдеровская проце 1 ( дУРа вычислюниЯ. ® Х,„.„Ц) \„„Х +„О) беэ ..I коррекции деформации. Результат через требуемое число итераций получается в регистре 19 и,выдается по информационному выходу 35 из устройства, при одновременной выдаче по выходу сопровождения информации 36 сигнала соцровождения. 30 После всех итераций в регистре 27 хранятся все значения знаков промежуточных .вычислений, которые. могут .использоваться для вычисления lX . Î) 35 для чего происходит Ха+ 4 суммиронание хранимых в блоках постоянной памяти 2 и 3 требукших кон стантин сЬр(-f), j - номер итерации Волдеровской процедуры, =4, у, где У - число двоичных разрядов. Два блока постоянной памяти 2 и 3 и два регистра 27 и 28 взяты для возможности распараллеливать вычисления фазы, например, хранить все. константы с у-4-;у/C в блоке 2, а с j» ф 4: g в блоке 3, тем самым уменьшается вдвое время вычисления фазы. Рассмотренный анализатор спектра в известных рамках может допускать доводку микропрограмм реализации конкретных алгоритмов. Пля самых про= стейших машинных вариантов, беэ "ухищрений" весь набор алгоритмов может быть выполнен за 230 периодов работы устройства, которые складываются: обновление спектра - 100 периодов, весовая обработка - 32, вычисленйе амплитуды — 96. При вычислении фазы общее число периодов увеличится на 170. Таким образом, предлагаемое уст= ройство позволяет реализовать весь набор задач формирования спектров. 1023341 Составитель А.Баранов Редактор Н.Горват Техред А. Бабинец Корректор r.Orap Заказ 4214/34 Тираж 706 . Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород,. ул. Проектная, 4
