Арифметическое устройство для процессора быстрого преобразования фурье

 

АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО ДЛЯ ПРОЦЕССОРА БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее первый, второй и третий сумматоры, первый, шюрой и третий вычитатепи, первый , второй и третий умножители, причем вход действительной части первого оп&ранда устройства подключен к Первому входу первого сумматора и к суммирук щему входу первого вычитателя, вход мнимой части первого операнда устройства подключен к первому входу второго сумматора и к суммирующему входу второго вычитателя, вход действительной части второго операнда устройства подключен к второму входу первого сумматора и к вычитающему входу первого вычитателя , вход мнимой части второго операнда устройства подключен к второму входу второго сук матора и к вычитающему входу второго вычигателя, выходы первого и второго сумматоров являются соответственно выходом действительной и выходом мнимой частей суммы устройств ва, вход действительной части коэффициента устройсггва и выход первого вычитателя подключены к входам первого умножителя, вход мнимой части коэ(} фициента устройства и выход второго вычитателя подалючены к входам второго умножителя, выход первого и выход второго умножителей подключены соответственно к суммирующему и вычитающему входам третьего вычитателя, выход которого является выходом действительной части результата устройства, отлиа 9 чающееся тем, что, с целью (Л упрощения устройства, оно содержит четвертый и пятый сумматоры и четвертый вычигатель, причем входы действительной и мнимой частей коэффициента устройства подключены к входам TpieTbего сумматора, выходы первого и второ го вычитателей поключе 1ы к входам четвертого сумматора, выходы первого и . второго умножителей подключены к входам пятого сумматора, выход которого подключен к суммирующему входу четверсо тоЬо вычитателя, выходы третьего и чет 4 вертого сумматоров подключены к входам сл третьего умножителя, выход которого под00 ключен к вычитающему входу четвертого выч1Ргателя, выход четвертого вычитателя является выходом мнимой части результата устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК у(дп G 06 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2 1 ) 3380922/ 18-24 (22) 06. 01.82 (46) 23.05.83. Бюл. Ж 19 (72) Г. Г. Алексеев, М. Г. Афанасьева, О. Е. Бабушкин, А. К. Барыбин, В. М. Златников, Ю, В. Кутынин, Л, А. Лобанова, О, С. Михайлова и

Е. Ф. Сыроватский (53) 681.3. (088.8) (56) 1. "Электроника", т. 41, № 8, 1968, с. 33.

2. 1и1огв.РгосеМ 14", АиМе дон -.

4оийои, 1974, р. 62, &д 2 (прототип). (54) (57) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО ДЛЯ ПРОБЕССОРА БЪ|СТРОГО

ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее первый, второй и третий сумматоры, первый, второй и третий вычитатели, первый, второй и третий умножители, причем вход действительной части первого операнда устройства подключен к Первому входу первого сумматора и к суммирующему вход,у первого вычитателя, вход мнимой части первого операнда устройства подключен к первому входу второго сумматора и к суммирующему входу второго вычитателя, вход действительной части второго операнда устройства подключен к второму входу первого сумматора и к вычитающему входу первого вычитателя, вход мнимой части второго операнда устройства подключен к второму входу второго сумматора и к вычитающему

ÄÄSUÄÄ 1619458 A входу второго вьр:итателя, выходы первого и второго сумматоров являются соответственно выходом действительной и выходом мнимой частей суммы устройся ва, вход действительной части коэффицчента устройства и выход первого вычитателя подключены к входам первого умножителя, вход мнимой части коэффициента устройства и выход второго вычитателя подключены к входам второго умножителя, выход первого и выход второго умножителей подключены сооТа венно к суммирующему и вычитаюшему входам третьего вычитателя, выход которого является выходом действительной части результата устройства, о т л и— чающееся тем,что, сцелью упрощения устройства, оно содержит четвертый и пятый сумматоры и четвертый еычитатепь, причем аиопь пейетен-. С тельной и мнимой частей коэффициента устройства подключены к входам треть- ф его сумматора, выходы первого и второго вычитателей поключены к входам четвертого сумматора, выходы первого и > . второго умножителей подключены к входам пятого сумматора, выход которого подключен к суммирующему входу четвер- р то1.о вычитателя, выходы третьего и чу вертого сумматоров подключены к входам третьего умножителя, выход которого подключен к вычитающему входу четвертого вычитателя, выход четвертого вычитателя является выходом мнимой части результата устройства.

1019458

Изобретение относится к автоматике и вычислительной технике и предназначено для аппаратурной реализации быстрого преобразования Ф урье (БПФ).

Известно арифметическое устройство для выполнения базовой операции ВПФ, содержащее многоярусную цепь иэ блоков перемножения комплексных чисел, сумматоров комплексных чисел и блоков изме» r0 пения знака комплексного числа (l.j .

Недостатком данного устройства являеъся невысокое быстродействие и большое колнчесчъо аппаратуры.

Наиболее близким к изобретению по технической сущности является арифметическое устройство для процессора быстрого преобразования фурье, состоящее из трех вычитателей н четырех умножите лей (21

Недостатком известного устройства является его сложность.

Е1елью изобретения является упрощение устройства.

Поставленная цель достигается тем, д что арифметическое устройство для ттроцессора быстрого преобразования Фурье, содержащее первый, второй и третий сумматоры, первый, второй и третий вычитатели, первый врй и третий уо"щт 30 ли, причем вход действительной части первого операнда устройства подключен к первому входу первого сумматора и к суммируюшему входу первого вычитателя, вход мнимой части первого операнда устройства подключен к первому входу второ- З5

ro сумматора и к суммируюшему входу второго вычитателя, вход действительной части второго операнда устройства подключен к второму входу первого сумматора и к вычитаюшему входу первого-вычитателя, вход мнимой части второго операнда устройства подключен к второму sxoду второго сумматора и к вычитающему входу второго вычитателя, выходы перво» го и второго сумматоров являются сост ветственно выходом действительной и выходом мнимой частей суммы устройства, вход действительной части коэффициента устройства и выход первого вьтчитателя подключены. к входам первого ум- 50 ножнтеля, вход мнимой части коэффициен.. та устройства и выход второго вычитателя подключены к входам второго улачо- . жителя, выход первого и выход второго умножителей подключены соответствен- 55 но K суммирующему и вычитающему входу третьего вычитателя, выход которо»о является выходом действительной части результата устройства, содержит четвертый и пятый сумматоры и четвертый и иитатель, причем входы действительной н мнимой частей коэффициента устройства подключены K входам треть& го сулетатора, выходы первого и второто вычитателей подключены к входам четвертого сумматора, выходы первого и второго умножителей подключены к входам пятого сумматора, выход которого подключен к суммирующему входу четвертого вычнтателя, выходы третьего и четвертого сумматоров подключены к входам третьего умножнтеля, выход которого подключен к вычитающему входу четвертого вычитателя, выход четверто»е вычитателя является выходом мнимой части результата устройства.

На чертеже представлена функциональная схема арифметического устройства для процессора быстрого преобра- зования Фурье.

Устройство содержит сумматоры

1-5, вычитатели 6-9, умножнтели 1012, входные шины 18-18, выходные шины, 19-22, Устройство работает след чОщим образоме

На входы сумматора 1 н вычитателя

6 по входным шинам 13 и 14 подаются действительные части комплексных чисел

A и B(A« и В «), на входы сумматора 2 и вычитетеля 7 по входным шинам 17 и

18 поступают мнимые, части чисел А и

В (А и В ) соответственно. На вы1 I ходе сумматора 1; соединенного с выходной шиной 19, образуется действи« тельная часть суммы А + В (A«+ B«,).

На выходе сумматора 2, соединенном с выходной шиной 22, образуется мнимая часть суммы А + В (А + В ).

С выхода вычитателя 6 разность действительных частей комплексных чисел

А и В (А „- В «.) поступает на « дик из входов сумматора 4 и на вход. ум.ножителя 10, на другой вход которого по входной шине 15 подается действительная часть коэф ащиента ® {ВИ.

С выхода вьтчитателя 7 разность мйимых частей чиселА и В поступает на второй вход сумматора 4 и на вход умножнтеля

11, на другой вход которого по входной шине 16 поступает мнимая часть коэффициента %1тй ).С выходов умножителей

1О и 11 произведения (A>-В y)Wp и (Aq - В„ ) /; поступают йа входы сумматора 5 и вычитателя В, с выхода вычитателя 8 действительная часть произведенная (А-В) 1ф (В «) поступает на

3 1019458 4 выходную шину 20. На входы суммато- Таким образом,в известном устройст ра Э с входных шин 15.и 16 постунают ве для пощучения произведения (А-В) Ф действительная и мнимая части коэффиии- требовалось четыре умножителя и четыре ента N (®j- и Щ) ..С выходов суммато- блока суммирования или вычитания. В ров 3 и 4 суммы Юу.+Щ и f($ 8„)+p, gg предлагаемом .устройстве для выполнения пюстушмот на входы умножителя 12, с вы- той же операции требуется три умножите поступает на первый вход иычитателя 9, тания.

"иа второй вход которого поступает с выища .сумматора б суммаЦА -.Ь )%ДА„-В„)4 1О Количество умножителей является ре.С выхода вычитателя 9 мнимая часть про шающим фактором при опенке аппаратурных изведения (А-В) Ж Ь „поступает на выход- затрат и обуславливает преимушество ную шину 21. предложенного устройства перед известным.

Ь Sr

Ь

Ц

ВНИИПИ Заказ 3706/44 Тираж 706 Подписное

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4