Делитель частоты следования импульсов

 

1. ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ по авт. св. № 743204, отличающийся тем, что, с целью расширения функшюнальг ных возможностей, в него введен логический блок, входы которого соедгшены с тремя последними вьпсодами регистра сдвига , первый выход - с первым входом логического элемента И-НЕ и с входом логического элемента НЕ, а второй выход - с вторьш входом логического элемента И-НЕ и вторыми входами трехвходового логического элемента И-НЕ к логического элемента ИЛИ. « rtiFl J; i (Л Ж -I

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ РЕСПУБЛИН

2 34 А

ns> SUm>

Н 03 К 23/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСИОЬЮ СВИДЕТЕЛЬСТВУ

Э

lt \

О

3 (61) 743204 (21) 3390549/18-21 (22) 04.02.82 (46) 07.07.83. Бюл. № 25 (72) B.. Е. Коренфельд (53) 621. 374.8 (088.8) (56) 1. Авторское свидетельство СССР № 743204,.кл. Н 03 К 23/02, 1977. (54) (57) 1. ДЕЛИТЕЛЬ ЧАСТОТЫ

СЛЕДОВАНИЯ ИМПУЛЬСОВ по авт. св.

¹743204, отличающийся тем, что, с иелью расширения функдиональных возможностей, в него введен логический блок, входы которого соединены с тремя последними выходами регистра сдвига, первый выход - с первым входом логического элемента И-НЕ и с входом логического элемента НЕ, а второй выход - с вторым входом логического элемента И-HE и вторыми входами трехвходового логического элемента И-НЕ и логического элемента ИЛИ.

1027834

2. Делительпоп. 1, отличаю ш и и с я тем, что логический блок содержит четыре элемента И, первый вход . первого иэ которых является первым входом логического блока, первые входы второго,и третьего элементов И объединены и являются вторым входом логического блока, а первый вход четвертого элемента И является третьим входом логического блока, при этом вторые вхо1

Изобретение относится к импульсной технике и может быть использовано для деления входной частоты импульсов на (14 - 1) + 0,5, где Й - целое число большее или равное трем.

По основному авт. св. ¹ 743204 известен делитель следования импульсов, содержаший регистр сдвига,С-вход которого соединен с входной шиной, а р вход подключен к выходу логического элемен- щ та И-НЕ, входы которого соединены с выходами последних разрядов регистра сдвига, логический элемент НЕ, вход которого подключен к выходу последнего разряда регистра сдвига, выходной логический элемент И-НЕ, трехвходовой ло-. гический элемент И-НЕ и логический элемент ИЛИ, первые входы которых соединены с входной шиной, вторые входы соединены с выходом предпоследнего раэ- щ ряда регистра сдвига, третьи входы подключены к выходу логического элемента

НЕ, вход которого соединен с выходом последнего разряда регистра сдвига, а выходы c BxogBMH выходного логичес » 5 кого элемента И-НЕ Plj .

Недостатком известного устройства являются ограниченные функциональные возможности иэ-ва невозможности управ ления коэффициентом деления.

Бель изобретения — расширение функциональных воэможностей путем управления изменением коэффициента деления.

Указанная цель достигается тем, что в делитель частоты следования импульсов, 35 содержаший регистр сдвига, С-вход которого соединен с входной шиной, а

Ъ

3)-вход подключен к выходу логического элемента И-НЕ, логический элемент НЕ, выходной логический элемент И-НЕ, ды второго и четвертого элвментов И подключены к шине управления непосредственно, а вторые входы первого и третьего элементов И - через инвертор, причем входы первого и второго элементов И соединены с входами первого алемента ИЛИ, выходы третьего и четвертого элементов И соединены с входами второго элемента ИЛИ,а выходы обоих элементов

ИЛИ являются выходами логическогоблока.

2 трехвходовой логический элемент И-НЕ и логический элемент ИЛИ, первые входы которых соединены с входной шиной, третьи входы подключены к выходу логического элемента НЕ, а выходы - к входам выходного логического элемента

И-НЕ, введен логический блок, входы которого соединены с тремя последними выходами регистра сдвига, первый выход - с первым входом логического элемента И-НЕ и с входом логического элемента НЕ, а второй выход - с вторым входом логического. элемента И HE u вторыми входами трехвходового логического элемента И-HE и логического элемента ИЛИ.

Кроме того, логический блок содержит четыре элемента И, первый вход первого из которых является первым входом логического блока, первые вход;ы второго и третьего элементов И обьединены и являются вторым входом логического блока, а первый вход четвертого элемента И является третьим вхо-дом логического блока, при этом вторые входы второго и четвертого элементов

И подключены к шине управления непос редственно, а вторые входы первого и третьего элеМЬнтов И - через инвертор, причем выходы первого и второго элемен= тов И соединены с входами первого элемента ИЛИ, выходы третьего и четвер- того элементов И соединены с входами второго элемента ИЛИ, а выходы обоих элементов ИЛИ являются выходами логического блока.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - временные диаграммы, поясняющие его работу. а 10278

Устройство содержит регистр 1 сдвига, логический элемент И-НЕ 2, элементы

И 3-6, инвертор 7, элементы ИЛИ

8 и 9, логический элемент НЕ 10, трехвходовый логический элемент И-НЕ 11, логический элемент ИЛИ 12, логический элемент И-НЕ 13, входную шину 14, шину 15 управления и выходную шину 16, Делитель частоты следования импуль»

-сов работает следующим образом. to

Импульс управления (фиг. 2а), поступаю ций на шину 15 управления, разрешает прохождение сигнала с выходов (Я - 1}-го и g-го разрядов регистра . 1 через элементы И 4 и 6, инвертируясь 15 на инверторе 7, запрещает прохождение сигналов с (N - 2)-го и (М - 1)-го разрядов регистра 1 через элементы

ИЗи5.

Выходы элементов 3 и 4 соединены с рц входами элемента 8. Поэтому в случае наличия, разрешения на входе элемента 4,. что имеет место при положительном уров не импульса управления, на выход элемента 8 проходит сигнал с выхода 25 (М «1)-го разряда регистра 1 (фиг. 2г), а в случае наличия разрешения на .входе элемента 3, что имеет место при отрипательном уровне импульса управления,на выход элемента 8 проходит сигнал с выхода (й — 2)-го разряда регистра 1 . (фиг. 2в).

Аналогично при положительном уровне импульса управления на выход элемента 9 проходит сигнал с выхода К-го разряда регистра 1 (фиг. 2 0), а при отрипательном уровне - сигнал с выхода

{ }4 -. 1)-го разряда регистра 1 (фиг. 2г).

Сигналы с выходов элементов 8 и S поступают на >xoAR элемента 2> на вы- 40 ходе которого формируется сигнал

34 4 (фиг. 2е), который подается на Э -вход регистра 1.

Под действием входнык импульсов (фиг. 2б} сигнал, поступающий на З-™д регистра 1, продвигается по регистру 1 так, что сигналы на выходах (Й вЂ” 2)-го, (К вЂ” 1)-го и и -го разрядов регистра 1 (фиг. 2в, r и Д) задержаны относительно .входного сигнала регистра 1 (фиг. 2е) соответственно на один, два, три периода входных импульсов.

Сигналы с выходов элементов 8 и 9 и импульсы с входной шины 14 поступают на входы элемента 11 и формируют на его выходе соответствующий сигнал (фиг. 2ж).

Сигнал с выхода элемента 8, входные импульсы с входной шины 14 и инвертированный на элементе 10 сигнал с выхода элемента 9 поступают на элемент 12 и формируют на его выходе импульс (фиг. 2и).

Выходные сигналы элементов 11 и 12 . поступают на входы элемента 13, на выходе которого формируется сигнал (фиг. 2к), который является выходным сигналом всего устройства. При взятом конкретном значении M * 3 из фиг. 2к видно, что при положительном уровне импулЬса управления частоты выходных импульсов в 2,5 раза меньше частоты входных импульсов, а при отрипательном уровне - 1,5 раза меньше.

Таким образом, предлагаемый делитель частоты Обладает более широкими функциональными возможностями за счет управления коэффипиентом деления и получения коэффициентов деления равных (Я - 1) + 0,5, rpe Й - целое число большее или равное трем. г И

Жа1

ВНИИПИ Заказ 4755/59

Тираж 936 Подписное филиал ППП Патент, г.ужгород,ул. Проектная,4