Устройство для приема самосинхронизирующейся дискретной информации

 

1. УСТРОЙСТВО ДЛЯ ПРИЕМА САМОСИНХРОНИЗЙРУЮЙЩЙСЯ ДИСКРЕТНОЙ ИНФОРМАЦИИ ПО авт. св. 836814, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности приема, в него введены логический блок, блок исправления ошибок и блок обнаружения ошибок, причем выходы регистра сдвига соединены с соответствую- (цими входами блока коммутации через одни вход блока исправления ошибок, другие входы которого соединены с выходами накопителя выход селек- .тора синхросигнала подключен ,к управляющему входу блока коммутации через первый вход логического блока, в;горой и третий входы которого соединены соответственно с другим выходом селектора синхросигнала и выходом , блока обнаружения о(аибок, входы которого соединены с выходами регистра сдвига. 2. Устройство по п. 1, о т л и ч а ю щ ее с я тем, что селектор Иг синхросигнала состоит из элемента orW и элемента ЛОГИЧЕСКИЙ ПОРОГ, причем входы элементов И и ЛОГИЧЕСКИЙ ПОРОГ к-|С объединены и являются входами селектора синхросигнала, а их выходы выходами селектора синхросигнала.

«9) «и;

СООЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

q(50 8 04 Ь 17 16 я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ к явтсясксык соядтяяяствт

ГОСУДАРСТВЕННЬ9 НОМИТЕТ СССР

flG ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

l(61) 836814 (21) 3421161/18-09 (22) 07.04.82 (46) 23.07.83. Бюл. В 27 (72) Р.И. Юргенсон, П.М.,Иванов

Н.A. Тхншев и И.И. Грилякин (53) 621.394.662.(088 ° 8) (56) 1. Авторское свидетельство СССР9 836814, кл. И 04 L 17/16, 1979 (прототип) . (54) (57) 1. УСТРОИС1ВО ДЛЯ ПРИЕМА

СИ4ОСИНХРОНИЗИРУЮЩЕИСЯ ДИСКРЕТНОИ

ИНФОРМАЦИИ по авт. св. Р 836814, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности приема, s него введены логический блок, блок исправления ошибок и блок обнаI ружения ошибок, причем выходы регистра сдвига соединены с соответствующими входами блока коммутации через одни входы блока исправления ошибок, другие входя которого соединены с выходами накопителя выход селек,тора синхросигнала подключен,к управляющему входу блока коммутации через первый вход логического блока, второй и третий входы которого соединены соответственно с другим вы. ходом селектора синхросигнала и выходом. блока обнаружения ошибок, входы которого соединены с выходами регистра сдвига.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что селектор Е синхросигнала состоит из элемента И и элемента ЛОГИЧЕСКИЙ ПОРОГ, причем входы элементов И и ЛОГИЧЕСКИЙ ПОРОГ .ооъедеяеяы я являются клоделя селек- С тора синхросигнала, а их выходы— выходами селектора синхросигнала.

1030989

Изобретение относится к средствам связи.

По основному авт. св. Р 836814 известно устройство для приема самосинхронизирующейся дискретной информации, содержащее блок коммутации, регистр сдвига, селектор синхросигнала, накопитель, блок обработки сигналов и приемник, вход которого соединен с входом блока обработки сигналов, выход приемника подключен к 10 выходу накопителя, выходы регистра сдвига соединены с соответствующими входами блока коммутации, входы декодера соединены с соответствующими выходами блока коммутации, вход ре- 15 гистра сдвига соединен с выходом элемента памяти, входы которого соединены с соответствующими выходами блока обработки сигналов, выходы накопителя соединены с соответствующи-, рО ми входами селектора синхросигнала, выход которого подключен к управляющему входу блока коммутации 1).

Однако в известном устройстве не достаточная-достоверность приема.

Цель изобретения - повышение достоверности приема.

Для этого в устройство введены логический блок, блок исправления .ошибок и блок обнаружения ошибок, причем выходы регистра сдвига соединены с соответствующими входами блока коммутации через одни входы блока исправления ошибок, другие входы которого соединены с выходами накопителя, выход селектора синхросигнала подключен к управляющему входу блока коммутации через первый вход логического блока, второй и третий входы которого соединены соответственно с другим выходом селектора 40 синхроснгнала и выходом блока обнаружения ошибок, входы которого соединены с выходами регистра сдвига.

При этом селектор синхросигнала состоит из элемента И и элемента 45

ЛОГИЧЕСКИЙ ПОРОГ, причем входЫ элементов И и ЛОГИЧЕСКИЙ ПОРОГ объединены и являются входами селектора синхросигнала, а их выходы - выходами селектора синхросигнала. 50

На фиг. 1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 - схема логи ческого блока; на фиг. 3 — диаграммы, поясняющие работу.

Устройство содержит блок 1 комму тации, регистр 2 сдвига, селектор 3 синхросигнала, накопитель 4, блок 5 обработки сигналов, приемник 6, элемент 7 памяти, декодер 8, логический блок 9, блок 10 обнаружения ошибок, 60 блок 11 исправления ошибок. Селектор синхросигнала состоит из элемента

И 12 и элемента ЛОГИЧЕСКИЙ ПОРОГ 13.

Блок 11 состоит из сумматоров 14 по модулю дра с отрицанием. Логический 65 блок 9 состоит из элементов И 15-17, элемента ИЛИ 18, элемента И 19.

Устройство для приема самосинхрониэирующейся дискретной информации работает следующим образом.

В линию связи поступает самосинхронизирующая импульсная троичная последовательность 7„, †сформированная на передатчике из двоичной последовательности ) А; (фиг. 3), содержащей четное число единиц, по следующему закону Z„=хк-ук,хк-ак. x„„ у = а, ° у »« e k= l,й соответствует порядковому номеру значащего характеристического момента модуляции передаваемого сигнала, уо=х = О. В канале связи посредовательностьjZ ) искажается и поступает на вход приемника 6 и блока 5 обработки сигналов (фиг. ЗЦ). В приемнике 6 происходит выделение фронтов приходящего сигнала. На выходе приемника 6(фиг.Зо) формируются импульсы заданной длительности, которые подаются на вход накопителя 4. При окончании записи рабочей кодовой комбинации в накопитель 4, селектор 3 синхросигнала фиксирует ее и выдает со своих выходов единичный логический сигнал разрешения выдачи информации. При отсутствии искажений границ посылок поступающей из канала связи последовательности, единичные сигналы появляются как на выходе элемента И 12 селектора 3 синхросигнала, так и на выходе элемента ЛОГИЧЕСКИЙ ПОРОГ 13.

При попадании или значительном сдвиге во времени какого-либо одного фронта поступающей из канала после,цовательности составляющая выделяется селектором по(n-1) импульсам,где и - число фронтов (границ посылок), и разрешающий единичный сигнал появляется только на выходе элемента ЛОГИЧЕСКИЙ ПОРОГ 13. При попадании илн сдвиге во времени более чем двух фронтов в принимаемой последовательности, синхронизирующая составляющая сигнала селектором 3 синхросигнала не выявляется, и на выходах элемента И 12 и элемента ЛОГИЧЕСКИЙ ПОРОГ 13 сигналы разрешения отсутствуют.

Блок 5 обработки сигналов выделяет в принимаемой последовательности положительные и отрицательные посылки. На одном выходе блока 5 (фиг. 32,) импульс появляется при наличии положительной посылки в самосинхронизирующейся последовательности, а на другом выходе блока 5 (фиг. Зд) — при наличии отрицательной посылки..Сигналы с обоих выходов поступают соответственно на 9 и Р входы элемента 7 памяти, выполненного íà )l.-5 триггере. С выхода элемен( та 7 памяти (фиг. ЗС) двоичная информационная последовательность по1030989 ступает на вход регистра 2 сдвига.

С параллельных выходов регистра 2 сдвига сигнал поступает на входы блока 10 обнаружения ошибок и блока

11 исправления ошибок. Блок 10 обнаружения ошибок выполнен в виде сум- 5. матора по модулю два. При обнаружении одной (или другого нечетного числа) ошибки на выходе блока 10 появляется единичный сигнал, при отсутствии обнаруженных ошибок — нулевой IO сигнал. Сигнал с выхода блока 10 обнаружены . ошибок поступает на вход логического блока 9. Разрешающий сигнал с выхода логического блока

9 (фиг. 34) поступает на управляющий вход блока коммутации лишь в двух случаях, а именно: либо когда ошибок не обнаружено, либо когда обнаружена одна ошибка как в блоке- 10, так и в накопителе 4. 20

При отсутствии ошибок записанная в регистр 2 сдвига двоичная информация в виде параллельного кода с параллельных выходов через блок ll, не изменяясь, поступает на один из вхо- д5 дов блока 1 (фиг. Зд). 8 момент выявления синхранизирующей составляющей сигнала на управляющий вход блока 1 с выхода логического блока 9 поступает разрешающий сигнал, по которому производится запись информации в декодер 8.

При обнаружении одной ошибки селектором 3 синхросигнала н блоком 10, логический блок. 9 также выдает со своего выхода разрешающий сигнал на управляющий вход блока 1. Однако на одном из входов блока 11 (фиг. 3Q отсутствует единичный сигнал. Поэтому при прохождении двоичной информации от регистра 2 сдвига через блок

11 в том двоичном разряде, где обнаружена ошибка, происходит изменение знака, т.е. исправление ошибки (фиг. 3 ) .

Таким образом, в предложенном устройстве повышается достоверность приема, так как производится оценка качества принимаемого сигнала. (по искажениям фронтов помылок).

1030989

Составитель Н. Лазарева

Редактор А. Шишкина Техред И.Гайду Корректор А. Тяско

Закаэ 5235/58 Тираж 677 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий . 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4