Запоминающее устройство с обнаружением ошибок

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ Ш1ИБОК, содержащее накоЬитель , регистры,, сумматоры по модулю два, первый счетчик импульсов, группы элементов ИЛИ, первый элемент Ни первую группу элементов И, первые входы которых являются одними из управляющих входов устройства, причем лервые вхЬды элементов ИЛИ первой и второй групп соответственно объединены и являются информационными входами устройства, вьаходы элементов ИЛИ второй группы подключены к входам первого регистра, выходы которого соединены с информационными входами накопителя, одни из выходов второго регистра подключены к вторым входам элементов ИЛИ первой группы и вторым .. ;входам элементов И первой группы, выходы KOTopibK соединены с одними из входов первого счетчика импульсов, другой вход которого подключен к выходу первого элемента И, а выход :к вторым входам элементов ИЛИ второй группы, адресные входы накопителя соединены с выходами третьего регист:ра , входы первого и второго сумматоров по модулю два соединены соответственно с входами третьего регистра и с выходами элементов ИЛИ второй группы, а выходы подключены к входам третьего сумматора по модулю два, выход которого соединен с первым входом первого элемента И, другие выходы второго регистра являются информационными выходами устройства, о т л и чающееся тем, что, с целью повышения надежности устройства, в него введены второй и третий счетчики импульсов, второй, и третий элементы И, четвертый регистр, элемент ИЛИ и вторая группа элементов И, первые входы которых соединены с входами четвертого регистра и выходами накоI пителя , а выходы - с входами второго регистра, причем выходы второго счет (Л чика импульсов подключены к входам третьего регистра, а один из входов с соединен с первыгл входом второго элемента И, второй вход которого подключен к второму входу первого элемента И и выходу третьего элемента И, входы которого соединены с выходами четвертого регистра, выход второго элемента И подключен к первому входу третьего счетчика и шyльcoв, выходы которого соединены с входами элемента ИЛИ, выход которого является индикаторным выходом устройства, другие входы второго счетчика импульсов .являются адресными входами устройства , другими управляющими входами ко ..торого я.вляются вторые входы элементов И второй Группы, первый вход второго элемента И и второй вход третьего счетчика импульсов, третьи входы элементов ШШ второй группы подключены к выходам второго регистра.

СОЮЗ СОВЕТСКИХ

И)ЦИАЛИСТИЧЕСИИХ

РЕСПУБЛИК

3СЮ 11 С 11 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ 0ССР

FIO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Е 1:;:.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCH0MV СВИДЕТЕЛЬСТВУ (21) 3409598/18-24 (22) 23.03.82 (46) 07.08.83. Бюл. Р 29 (72) Н.Д.Рябуха, В.Н.Горшков .и П.П.Вайткус (53) .681.327(088.8) (56) 1. Авторское свидетельство СССР

Р 672655, кл. С 11 С 29/00, 1979 °

2. Авторское свидетельство СССР по заЯвке В 3234971/18-24, кл. С 11 С 11/00, 1981 (прототип). (54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

С ОБНАРУЖЕНИЕМ ОШИБОК, содержащее накойитель, регистры, сумматоры по модулю два, первый счетчик импульсов, группы элементов ИЛИ, первый эле. мент И и первую группу элементов И, первые входы которых являются одними из управляющих входов устройства, причем лервые входы элементов ИЛЙ первой н второй групп соответственно объединены и являются информационными входами устройства, выходы элементов

ИЛИ второй группы подключены к входам первого регистра, выходы которого соединены с информационными входами накопителя, одни из выходов второго регистра подключены к вторым входам элементов ИЛИ первой группы и вторым

:входам элементов И первой группй, выходы которых соединены с одними из входов первого счетчика импульсов, другой вход которого подключен к вы.ходу первого элемента И, а выход— ..к вторым входам элементов ИЛИ второй ,группы, адресные входы накопителя соединены с выходами третьего регистра, входы первого и второго сумматоров по модулю два соединены соответ„„SU„„1034070 А ственно с входами третьего регистра и с выходами элементов ИЛИ второй группы, а выходы подключены к входам третьего сумматора по модулю два, выход которого соединен с первым входом первого элемента И, другие выходы второго регистра являются информационными выходами устройства, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены второй и третий счетчики импульсов, второй и третий элементы И, четвертый регистр, элемент ИЛИ и вторая группа элементов И, первые входы которых соединены с входами четвертого регистра и выходами накопителя, а выходы — с входами второго щ

D. регистра, причем выходы второго счетчика импульсов подключены к входам третьего регистра, а один из входов соединан с первым входом второго элемента И, второй вход которого подключен к второму входу первого элемента И и выходу третьего элемента И, входы которого соединены с выходами > ® четвертого регистра, выход второго элемента И подключен к первому входу третьего счетчика импульсов, выходы О которого соединены с входами элемента ИЛИ, выход которого является индикаторным выходом устройства, дру- Сии» гие входы второго счетчика импульсов .а,) являются адресными входами устройства, другими управляющими входами которого являются вторые входы элементов М второй труппы, первый вход второго элемента И и второй вход третьего счетчика импульсов, третьи входы элементов ИЛИ второй группы подклю чены к выходам второго регистра.

1034070

Изобретение относится к вычйслительной технике, в частности к запоминающим устройствам.

Изнестно запоминающее устройство с обнаружением сшибок, содержащее накопитель, входные и адресные регист 5 ры, блоки сверток по модулю дна, сумматоры по модулю дна, счетчики и нычитатель f1).

Недостатком известного устройства является невозможность контроля брлее 10 чем одного массива информации.

Наиболее близким к предлагаемому является запоминающее устройство с обнаружением ошибок, содержащее накопитель, регистр слова, адресный регистр, выходной регистр, первую и вторую группы элементов ИЛИ, первый, второй и третий сумматоры по модулю два, первый элемент И, элемент НЕ, первую группу элементов И и счетчик 20 реверсивного типа, причем входы накопителя подключены соответственно к выходам регистра слова и адресного регистра, а выходы — к входам выходНого регистра ВыхОды которого соеди- >> нены с первыми входами первых групп элементов ИЛИ и И, входы первого и второго сумматоров по модулю два подключены соответственно к входу адресного регистра и к выходам элементов

ИЛИ первой группы, входы первого и второго сумматоров по модулю два соединены соответственно с входами третьего сумматора по модулю два, первый и второй входы первого элемента И подключены соответственно к З5 выходу третьего сумматора по модулю два и выходу элемента НЕ, нход элемента HE соединен с вторыми входами первой группы элементов И и является управляющим входом устройства, выхо- 49 ды первой группы элементов И соединены с одним из входов счетчика, другой вход которого подключен к выходу первого элемента И, а выходы - к вторым входам элементов ИЛИ второй группы, первые входы элементов ИЛИ второй группы подключены к вторым входам элементов ИЛИ первой группы, а выходы — к входам регистра слова, входы адресного регистра и один из входов первого сумматора по модулю два являются адресными, а первый вход второй группы и второй вход первой группы элементов ИЛИ « информационными входами устройства (2 ).

Недостатком этого устройства явля-5 ется низкая надежность, так как при возникновении отказов ячеек накопи« теля запоминающее устройство становится неработоспособным.

Цель изобретения - повышение надежности устройства.

Поставленная цель достигается тем,. что в запоминающее, устройство с обнаружением ошибок, содержащее накопитель, регистры, сумматоры по модулю 65 два, первый счетчик импульсов, группы элементов ИЛИ, первый элемент И и первую группу элементов И, первые нходы которых являются одними из управляющих нходрв устройства, причем первые входы элементов ИЛИ первой и второй групп соответственно объединены и являются информационными входами устройства, выходы элементов ИЛИ второй группы подключены к входам первого регистра, выходы которого соединены с информационными BxQ .i дами накопителя, одни из выходов второго регистра подключены к вторым входам элементов ИЛИ первой группы и вторым входам элементов И первой группы, выходы которых соединены с одними из входов первого счетчика импульсов, другой вход которого подключен к выходу первого элемента И, а выход — к вторым входам элементов ИЛИ второй группы, адресные входы накопителя соединены с выходами третьего .регистра, входы первого и второго сумматоров по модулю два соединены соответственно с входами третьего регистра и с выходами элементов ИЛИ второй группы, а выходы подключены к входам третьего сумматора по модулю два, выход которого соединен c,ïåðâûì входом первого элемента И, другие выходы второго регистра являются информационными выходами устройства, введены второй и третий счетчики импульсов, второй и третий элементы И, четвертый регистр, элемент ИЛИ и вторая группа элементов И, первые входы которых соединены с входами четвертого регистра и выходами накопителя, а выходы — с входами второго регистра, причем выходы второго счетчика импульсов подключены к входам третьего регистра, а один из входов соединен с первым входом второго элемента И, второй вход которого под- ключен к второму входу первого элемента И и выходу третьего элемента И входы которого соединены с выходами четвертого регистра, выход второго элемента И подключен к первому входу третьего счетчика импульсов, выходы которого соединены с входами элемента ИЛИ, выход которого является индикаторным выходом устройства, другие входы второго счетчика импульсов являются адресными входами устройства, другими управляющими входами которого являются вторые входы элементов И второй группы, первый вход нторого элемента И и второй вход третьего счетчика импульсов, третьи входы элементов ИЛИ второй группы подключены к выходам второго регистра..

На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит накопитель 1, сигнал, свидетельствующий о работопервый 2, второй 3 и третий 4 региСт- способности ячейки. В данном случае ры, первую 5 и вторую б группы эле- слово уже записано в требуемую ячей-, ментов ИЛИ, первый 7, второй 8 и ку накопителя 1. третий 9 сумматоры по модулю два, Одновременно с записью в накопипервый 10 и второй 11 элементы И,пер- 5 тель 1 адрес записи из счетчика 14 вую группу элементов И 12, первый 13, выдается на сумматор 7, а эаписывае-. второй 14 и третий 15 счетчики им- мое слово по входам 27 через элеменпульсов, третий элемент И 16, зле- ты ИЛИ группы 5 - на сумматор 8 г р где мент ИЛИ 17, четвертый регистр 18, формируются биты четности адреса и ..вторую группу элементов И 19. Я записываемого слова, которые объедиНа чертеже обозначены информацион- няются сумматором 9 в результирующий ные выходы 20, первый 21, второй 22, бит четности. в третий 23 и четвертый 24 управляющие Если ячейка работоспособна т о ходы, индикаторный выход 25, адрес- по единичному сигналу с выхода эленые 26 и информационные 27 входы уст- g мента И 16 регультирующий бит чет« ройства. ности через элемент И 10 поступает

Счетчик 13 выполнен реверсивным. на вход счетчика 13. При записи счетУстройство работает следующим об- ., чик 13 работает в режиме суммироваразом. ния, поэтому к содержимому счетчика

В исходном состоянии регистры 2 13 прибавляется значение результиру20

3, 4 и 18, счетчики 13 и 14 обнуле- ющего бита четности. ны. В счетчик 15 по входу 24 записы- Кроме того, единичный сигнал с вается код велйчины массива информа- выхода элемента И 16 поступает на ции, который необходимо записать B вход элемента И 11 и разрешает корнакопитель 1 или считать с него, а рекцию кода величины массива. Коррекв счетчик 14 по входам 26 принимает- ция осуществляется с помощью управ25 ся адрес начала массива в накопителе ляющего сигнала, поступающего па щсо1. Обращение к ячейке накопителя 1 . ду 23 через элемент И 11 на вход . для эапйси или считывания информации начетчика 15. Счетчик 15 работает осуществляется по-адресу, который всегда в режиме вычитания, поэтому формируется в счетчике 14, а затем 30 его значение, уменьщается на единицу выдается в регистр.4. после записи одного слова.

При записи каждого слова в накопи-. Управляющий сигнал с входа 23 пбтель 1 выполняются следующие опера- ступает также на счетчик 14 и увелиции: проверка работоспособности ячей- чивает его значение на единицу, т.е. ки накопителя 1 и запись в нее инфор- 35 формирует адрес очередного слова, комации, формирование результирующего торый выдается в регистр 4. Далее бита четности адреса и записываемого осуществляется аналогично рассмотренслова и запись его в 4"четчик 13, кор- ному запись очередного слова. рекция кода величины массива информа- Если в проверяемой ячейке накопиции и формирование очередного адре- 4п теля 1 неисправен хотя бы один разса записи и обнуление регистра 18 ° ряд, то значение считываемого из неПри проверке работоспособности ro сигнала является одинаковым как ячейки накопителя 1 записываемое в прямом, так и в инверсном значенислово. поступает по входам 27 через ях слова. Поэтому содержимое соотгруппу элементов ИЛИ б на регистр 2. ветствующего ему разряда регистра 18

Инверсный код слова с регистра 2 за- будет равно нулю и на выходе элеменписывается в ячейку накопителя 1 по та И 16 формируется нулевой сигнал, адресу, содержащемуся в регистре 4, свидетельствующий о неработоспособи затем, считывается на регистр 18, ности ячейки. Этот сигнал запрещает

После этого осуществляется запись запись результирующего бита,четноспрямого кода слоаа (с прямых выходов >О ти адреса и записываемого слова в регистра 2) в эту же ячейку накопите- счетчик 13 и коррекцию кода величины ля 1 и его считывание.с одновременной массива в счетчике 15. В данном слурегенерацией. Считанное слово выдает- чае по управляющему сигналу с входа ся на регистр 18 и через элементы И 23 адрес записи увеличивается на еди«

19 группы (при поступлении сигнала 55 ницу, осуществляется проверка соотпо входу 22) - на регистр 3. На ре- ветствующей ячейки накопителя 1 и в гистре 18 осуществляется поразрядное случае ее работоспособности запись суммирование по модулю два инверсно- с регистра 2 слова, которое должно го и прямого кодов слова. Если ячей- было быть записано в предыдущую (нека накопителя 1, в которую производи- бО работоспособную ) ячейку, т.е, осулась запись инверсного, а затем пря- ществляется обход неработоспособной мого кодов слова, работоспособна, ячейки. то все разряды регистра 18 установят- запись будет продолжаться до тех ся в единичное состояние и на выходе пор, пока весь массив информации не элемента И 16 сформируется единичный у будет записан в накопитель 1, При

1034070 этом содержимое счетчика 15 станет равно нулю и на выходе 25 сформируется нулевой сигнал. Счетчик 13 зафиксирует количество результирующих битов, равных единице. Зафиксированное счетчиком 13 число через элемейты ИЛИ б группы подается на регистр

2 и записывается в накЬпитель 1. Таким образом в накопитель 1 будет записан с обходом неработоспособных ячеек массив информации и соответст- 10 вующий ему контрольный код.

При считывании массива информации так же, как и при записи,. регистры

2, 3, 4 и 18 и счетчик 14 обнуляются.Затем контрольный код массива информации считывается из ячейки накопителя 1 и через элементы И 19 группы (при наличии управляющего сигнала с входа 22 ) принимается в регистр 3, с выходов которого по управляющему сигналу с входа 21 выдается через элементы И 12 группы на счетчик 13.

При считывании каждого слова из накопителя 1 по адресу, содержащемуся в регистре 14, выполняются следующие 5 действия: проверка работоспособности ячейки накопителя 1, с которой считывается слово, формирование результирующего бита четности адреса и счи" тываемого слова и вычитание его из содержимого счетчика 13, коррекция . кода величины массива считываембй информации и формирование очередного адреса считывания и обнуления регистра 18.

При проверке работоспособности ячейки производится считывание содержащегося в ней прямого кода слева и выдача его на регистр 18 и через элементы И 19 группы (при поступлении управляющего сигнала с входа 22 )— иа регистр 3. С регистра 3 считанное слово через элементы ИЛИ б группы поступает на регистр 2, инверсный код слова с выходов которого записывается в эту же ячейку наконителя 1 (в ячей-45 ку, с которой было считано слово) и затем считывается на регистр 18. На регистре 18 осуществляется поразрядное суммирование по модулю два инверсного и прямого кодов слова. Если 50 ячейка накопителя, с которой считывался сначала прямой, а затем инверсный коды слова, работоспособна, то все разряды регистра 18 установятся в единичное состояние и на выходе элемента И 1б сформируется единичный сигнал, свидетельствующий о работоспособности ячейки.

- Одновременно со считыванием с накопителя 1 адрес считывания из счет-I 4@ чика 14 выдается на сумматор 7, а считываемое слово с регистра 3 через эЛецеиты ИЛИ 5 группы - на сумматор ,8, в которых формируются биты.четности адреса и считываемого слова, 65 которые объединяются сумматором 9 в результирующий бит четности.

Если ячейка работоспособна, то считанное слово из регистра 3 выдается на выходы 20 устройства. Кроме того, по единичному сигналу с выхода элемента И 1б результирующий бит четности через элемент И 10 выдается на вход счетчика 13. При считывании счетчик 13 работает в режиме вычитания, поэтому из содержимого счетчика

13 вычитается значение результирующего бита.

Коррекция кода величины считываемого массива информации и формирование очередного адреса записи, обнуле-. ние регистра 18 осуществляются так же, как и при записи в ячейку накопителя 1 информации.

Если в ячейке накопителя 1 неиспранен хотя бы один разряд, то значение считываемого иэ него сигнала является одинаковым как для прямого, так и для инверсного значений кодов слова, Поэтому содержимое соответствующего ему разряда регистра 18 равно, нулю и на выходе элемента И 16 формируется нулевой сигнал, свидетельствующий о неработоспособности ячейки. Этот сигнал запрещает запись результирующего бита четности адреса и записываемого слова .в счетчик 13 и коррекцию кода величины массива в счетчике 15. В данном случае считан« ное с регистра 3 слово на выход 20 устройства не выдается, по управляющему сигналу со входа 23 адрес считы вания увеличивается на единицу, осу ществляется проверка соответствующей ячейки накопителя 1 и в случае ее работоспособности — считывание последующего слова, то есть осуществля.ется обход неработоспособной ячейки.

Считывание информации будет продолжаться до тех пор, пока последний элемент массива не будет считан с накопителя 1. При этом содержимое счетчика 15 станет равным нулю и на выходе 25 сформируется нулевой сигнал.

Если в процессе записи, хранения или считывания информации в устройстве возникают ошибки, не связанные с неисправностью. ячеек памяти, то.счетчик

13 зафиксирует количество ошибок и в случае их большого количества считывание информации можно производить по- вторно. При-этом в счетчик предварительно вновь записывается контрольный код, а на счетчик 15 - код величины массива информации.

Таким образом, по сравнению с известным устройством при записи и считывании каждый раз проверяется состояние ячейки накопителя 1, т.е. осуществляется динамический контроль па1и34070

Составитель Т. Зайцева

Редактор Н,Беэродная ТехредВ Далекорей. КоРРектоР О.Билак

Заказ 5631/53 Тираж 594 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская иаб., д.4/

Филиал ППП "Патент", r.ужгород, ул.Проектная, 4 мяти в Роце работы и обход нерабо.тоспособных ячеек, эа счет чего увеличивается надежность предлагаемого устройства.

Технико-экономическое.преимущество .предлагаемого устройства эаключается в его более высокой надежности по сравнению с прототипом;