Цифровой умножитель частоты следования импульсов

 

ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий генератор опорной частоты, два счетчика импульсов, два регистра, первый формирователь импульсов, первый элемент ИЛИ, элемент Задержки, три элемента И и первый и второй блоки элементов и, выходы которых подключены к блоку элементов ИЛИ, выходы которого подключены к информационным входам сумматора., о т л и ч а гощ и и с я тем, что, с целью повышения точности умножения одновременном упрощении устройства, в него введены второй Лормирователь им: пульсов, третий счетчик импульсов и второй элемент ИЛИ, первый вход которого подключен к выходу первого элемента И, второй вход - к выходу генератора опорной частоты и суммируихцему входу первого счетчика импульсов, выходы которого подключены к информационным входам первого регистра, а импульсный выход к суммирующему входу второго счетчика импульсов, выходы которого подключены к информационным входам второго регистра, выходы которого соединены с информационными входами третьего счетчика импульсов, вычитающий вход которого соединен с выходом второго элемента ИЛИ, а суммирующий вход - с выходом второго элемента И, первый вход которого подключен к выходу второго формирователя импульсов .и первому входу первого элемента И, второй вход которого подключен к входу переноса, сумматора, нулевому выходу старшего раэряда первого регистра и управляющему ВХОДУ первого блока элементов И, информационные входы которого соединены с нулевыми выходами остальных разрядов первого регистра, единичные выходы которых подключеI ны к информационным входам второго блока элементов И, управляющий вход (/) которого подключен к второму входу второго элемента И и единичному выходу старшего разряда первого регистра , управляющий вход первого регистра соединен с управляющим входом второго регистра, первым управляющим входом сумматора, выходом первого формирователя импульсов, входом элемента задержки, выход которого подключен к установочным СО 4 входам первого и второго счетчиков импульсов и первому входу второго элемента ИЛИ, второй вход которого соединен с выходом третьего счетчика импульсов и первым входом третьего jSik элемента И, а выход - с управляю9: щим входом третьего счетчика и -:пульсов и вторым управляющим входом сумматора, выход которого подключен к входу второго формирователя имittyjibco t второй вход третьего элемента И подключен к шине блокировки, а выход является выходом устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЯИСТИЧЕСНИХ

РЕСПУБЛИН

09I {11} у15Р H 03 В 19/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ "

Н АВТОРСНОМЪГ СВИДЕТЕЛЬСТВУ (21) 3417185/18-21 (22) 31.03.82 .(46) 07.08.83. Бюл. В 29 (72) A.Н. Морозевич (71) Минский радиотехнический институт (53) 621.374.44(088.8) (56) 1. Авторское свидетельство СССР

В 663068, кл. Н 03 В 19/10, 1976.

2. Авторское свидетельство СССР

O 690609, кл. Н 03 В 19/10, 1977. (54) (57). ЦИФРОВОИ УМНОЖИТЕЛЬ ЧАСТО. ТЫ СЛЕДОВАНИЯ ИМПуЛ1 СОВ, содержащий генератор опорной частоты, два счетчика импульсов, два регйстра, первый формирователь импульсов, первый элемент ИЛИ, элемент задержки, три элемента И и первый и второй блоки элементов И, выходы которых подключены к блоку элементов ИЛИ, выходы которого подключены к информационным входам сумматора., о т л и ч а юшийся тем, что, с целью повышения точности умножения при одновременном упрощении устройства, в него введены второй- формирователь импульсов, третий счетчик импульсов и второй элемент HJIH, пЕрвый вход. которого подключен к выходу первого элемента И, второй вход — к выходу генератора опорной частоты и суммирующему входу первого сметчика импульсов„ выходы которого подключены к информационным входам первого регистра, а импульсный выходк сумьыруюшему входу второго счетчика импульсов, выходы которого под; ключены к информационным входам второго регистра, выходы которого соединены с информационными входа-! ми третьего счетчика импульсов, вы-. читающий вход которого соединен с выходом второго элемента ИЛИ, а суммирующий вход — с выходом второго элемента И, первый вход которого подключен к выходу второго формирователя импульсов .и первому входу первого элемента И, второй вход которого подключен к входу переноса . сумматора, нулевому выходу старшего разряда первого регистра и управляющему входу первого блока элементов И, информационные входы которого соединены с нулевыми выходами остальных разрядов первого регистра, единичные выходы которых подключены к информационным входам второго блока элементов И, управляющий вход которого подключен к второму входу второго элемента И и единичному выходу старшего разряда первого регистра, управляющий вход первого регистра соединен с управляющим входом второго регистра, первым уп,равляющим входом сумматора, выходом первого формирователя импульсов, входом элемента задержки, выход которого подключен к установочным входам первого и второго счетчиков . импульсов и первому входу второго элемента ИЛИ, второй вход которого соединен с вйходом третьегб счетчика импульсов и первым входом третьег элемента И, а выход — с управляющим входом третьего счетчика ш:— пульсов и вторым управляющим входом сумматора, выход которого подключен к входу второго формирователя им«Пульсов, второй вход третьего элемента И подключен к шине блокировки, а выход является выходом устройства.

1034146

Изобретение относится к радиотехнике и может быть использовано в измерительных информационных системах различного назначения. !

Известен цифровой умножитель частоты следования импульсов, содержащий последовательно соединенные формирователь импульсов, блок управления, первый вентиль, первый. делитель частоты, выход которого подключен к второму входу блока управления, пер- 0 вый регистр памяти, первую схему переноса, второй делитель частоты и элемент И, к выходу которого, являющемуся выходом цифрового умножителя частоты, подключен через элемент ИЛИ )5 другой вход первого блока переноса, ° последовательно включенные между выходом первого и другим входом второго делителя частоты, второй регистр памяти, другой вход которого соединен20 с входом второго и выходом первого вентилей, второй блок переноса, другой вход которого соединен с выходом элемента И, параллельный сумматор, другой вход которого соединен с выходом третьего блока переноса, триг25 гер задержки и третий вентиль, а также генератор импульсов эталонной частоты, выход которого соединен с вторыми входами триггера задержки, пер вого и третьего вентилей, при этом выход блока управления соединен с выходом третьей схемы переноса, с вторыми входами второго вентиля и элемента ИЛИ и третьим входом третьего вентиля 1 j.

Данный умножитель имеет невысокую точность умножения, работает только в стартстопиом режиме,.т.е. не позволяет осуществлять непрерывное ум50 ножение меняющейся во времени частоты с заданной точностью, обладает избыточным объемом используемого оборудования.

Наиболее близким по технической сущности к предлагаемому является цифровой умножитель частоты, содержащий последовательно соединенные формирователь импульсов, блок управления, первый вентиль, первый делитель частоты, первый счетчик импульсов, выход которого подключен к второму входу блока управления, первый регистр, первый блок.йереноса (блок элементов И), второй делитель частоты, второй счетчик импульсов и элемент И, к выходу которого являющемуся выходом цифрового умножителя частоты, подключен через элемент ИЛИ другой вход первого блока переноса, последовательно включенные между выходом первого и другим входом второго делителя частоты второй регистр памяти, другой вход которого соединен с входом второго и выходом первого вентилей, второй блок переноса (,второй блок элементов И), дру40

S5 гой вход которого соеди не н с выходом элемента И, параллельный сумматор, другой вход которого соединен с выходом третьего блока переноса, триггер задержки и третий вентиль, а также генератор импульсов эталонной частоты,о выход которого соединен с вторыми входами триггера задержки, первого и третьего вентилей, при этом выход блока управления соединен с входом третьего блока переноса, с вторыми входами второго вентиля и элемента ИЛИ и третьим входом третьего вентиля, между выходом второго вентиля и другим входом третьего блока переноса включены последовательно соединенные триггер и регистр сдвига, вторые входы которых подключены к выходу блока управления, при этом третий вход блока управления соединен с выходом параллельного сумматора 2 j.

Известное устройство характеризуется недостаточно высокой точностью умножения и сложностью.

Цель изобретения — повышение точности умножения при одновременном упрощении устройства.

Поставленная цель достигается тем, что в цифровой умножитель частоты следования импульсов, содержащий генератор опорной частоты, два счетчика импульсов, два регистра, первый формирователь импульсов, первый элемент ИЛИ, элемент задержки, три элемента И и первый и второй блоки элементов И, выходЫ которых

Подключены блоку элементов ИЛИ, выходы которого подключены к информационным входам сумматора, введе ны второй формирователь импульсов, третий счетчик импульсов и второй элемент ИЛИ, первый вход которого подключен к выходу первого элемента

И, второй вход - к выходу генератора опорной частоты и суммирующему входу первого счетчика импульсов,. выходы которого подключены к информа ционным входам первого регистра, а импульсный выход - к суммирующему входу второго счетчика импульсов, выходы которого подключены к, информационным входам второго регистра, выходы которого соединены с информационными, входами тре- .- тьего счетчика импульсов, вычитающий вход которого соединен с выходом второго элемента ИЛИ, а суммирующий вход — с выходом второго элемента И, первый вход которого подключен к выходу второго формирователя импульсов и первому входу первого элемента И, второй вход которого подключен к входу переноса сумматора, нуле. вому выходу старшего разряда первого . регистра и управляющему входу пер1034146 ного блока элементов И, информационные..входы которого соединены с нулевыми выходами остальных (младших) разрядов первого регистра, единичные выходы которых подключены к информационным входам второго блока элементов И, управляющий вход которого подключен к второму входу второго элемента И и единичному выходу старшего разряда первого регистра, управляющий вход первого регистра соединен с управляющим входом второго регистра, первым управляющим входом сумматора, выходом первого формирователя импульсов, входом элемента задержки, выход которого подключен к установочным входам первого . счетчика импульсов, второго счетчика импульсов к первому входу второго элемента ИЛИ, второй вход которого, соединен с выходом третьего счетчика импульсов и первым входом третьего . элемента И, а выход -. с управляющим входом третьего счетчика импульсов и вторым управляющйм входом сумматора выход которого подключен к входу второго формирователя импульсов, второй вход третьего элемента

И подключен к шине блокировки, а выход является выходом устройства.

На чертеже представлена структурная .схема устройства. . устройство содержит генератор.

1 опорной частоты, регистры 2 и 3 сдвига, блоки 4 и 5 элементов И, блок 6 эЛементов ИЛИ, сумматор 7, формирователи 8 и 9 импульсов, эле. менты И 10 - 12, счетчики 13 - 15 импульсов, элементы ИЛИ 16 и 17, элемент 18 задержки.

Цифровой умножитель работает следующим образом.

Входной периодический сигнал с . периодом Т поступает на формирователь 8, формирующий короткие прямбугольные импульсы, период которых тоже равен Т В . Генератор 1 вырабатывает стабильные импульсы с периодом следования Т©, которые поступают на суммирующий вход счетчика 13. На его импульсном выходе формируется импульсная последовательность с периодом T ° К (K - коэфо фициент деления счетчика 13, равный заданному коэффициенту умножения частоты). Эти импульсы поступают на суммирующий вход счетчика 14.

За первый (после включения устройства) период входного сигнала осуществляется автоматическая настройка устройства на работу. В этот период времени выходные сигналы не отражают требуемую зависимость

Т Ы = T z/К. Для блокировки этих сигналов. используют элемент 12, включенный на выходе устройства.

Первый импульс с выхода формирователя 8 осуществляет перезапись кодов иэ счетчиков 13 и 14 в регист

5 ры 2 и 3 соответственно и установку сумматора 7 в ноль. Однако во время, первого периода входного сигнала их состояние не отражается на выходном сигнале (выход устройства заблокирован). Этот же сигнал, но задержанный элементом 18 на время перезаписи кодов, устанавливает в счетчике 14 код 1...1, в счетчике

13 — код К/2, в сумматоре 7 — прямой или дополнительный .код содержимого регистра 2, а в счетчике 15 код, равный коду регистра 3 (сигна" лы -на сумматор 7 и счетчик 15 посту пают через элемент 17), но онн в первый период входного сигнала не оказывают влияния (выход устройства заблокирован) .

За период времени Тэх на вход счетчика 13 поступает. Т /То импульсов, следовательно, с учетом начального состояния счетчика 13, ех на вход счетчика 14 поступит К=3( о

+Я / $ = g "„+1(импульсов. Мак симал ьная ошибка йэйэрения периода входного сигнала уменьшается в два раза, так как в прототипе.й= 3 . Здесь т,к

J.5 означает целую часть. С учетом того, что исходным состоянием счетчика 14 является код 1...1, в этом счетчике за период ТВх будет

30 код И -1, так как первый импульс с выхода счетчика 13 устанавливает код 0...0 в счетчике 14.

Следующий импульс с выхода форми. рователя 8 также осуществляет переЗ5 запись кодов из счетчиков 13 и 14 в регистры 2 и 3 соответственнО.

Таким образом, в регистре 2 хранится код ошибки измерения ТВ с учетом ее знака. Причем, если в старшем

40 разряде (в старшем триггере) регистра 2 код 1, то ошибка измерения Т приведет к уменьшению кода, т.е.

Т и То;, если в старшем разряде О, тО T y, H ТО, КОД модуля Ошибки h N хранится в остальных разрядах (триг45 . герах j регистра 2. Следует отметить, если в старшем разряде Э, то код модуля ошибки равен дополнительному коду числа, хранящегося в младших (,без одного старшего) триггерах ре5О гистра 2. В это же время в регистре

3 записан и хранится код N-1. Задержанный сигнал с выхода элемента

18 опять устанавливает в исходное состояние счетчики 13 и 14, в сумма55 тор 7 переписывается соответствую, щий код из регистра 2, а в счетчик

15 (через элемент 17 ) переписывает код .Я -1. Состояние регистров 2 и 3 не изменяется в течение времени ТВ>, .т.е. до прихода следующего импульса с формирователя-8. Импульсы с генератора 1 с периодом следования Тпродолжают через элемент 16 поступать иа вычитающий вход счетчика 15 и сум-. мируккций вход счетчика 13. При этом

65 каждый импульс, поступивший на вы1034146

СодержиЪюе сумматора 7

Ощибка дт„„

Сигнал коррекции

Младший разряд

Старший разряд

0011-прямой код

0120

1 1

2 1

011

+3/16

+6/16

-7/16

-4/16

-1/16

+2/16

+5/16

-8/16

-5/16

1001

3 1

011

1100

011

011

0010

011

0201

011

1000

1011

011

1110 читающий вход счетчика 15, уменьша- ет его содержимое на единицу. Следо; вательно, через время (N -1) Т6 код счетчика 15 становится. нулевым-, а следующий импульс вызывает его" отрицательное переполнение и на его

1 выхода возникает сигнал.(импульс).

Этот импульс, проходя через элемент

17, осуществляет запись в счетчик 15 кода H.-1. ! 1

Как следует из изложенного, период следования выходных импульсов Т @

Й Трх.Гз ф, что и требовалось получить. Однако ошибка дТ = ЬМ места положения (во времени) выходного импульса при этом может достигать по модулю величины Т /2 (в прототипе

Tq ) и должна была бы накапЛиваться, если бы не импульсы, формируемые на выходе сумматора 7. В сумматоре 7 осуществляется накопление суммы вида:20

Д ЬТ;, где i -,номер импульса„с выхода счетчика 15, т.е. каждый импульс с выхода счетчика 15, посту пая на управляющий вход сумматора 7 (через элемент 17/, осуществляет прибавление к содержимому сумматора

7 модуля величины ошибки измерения периода Т . Очевидно, что именно на эту величину будет отличаться период выходных импульсов. Заметим, 30 что при T 7r Й.Т„ на информационные входы сумматора 7 поступает (через блоки 5 и 6 J прямой код,(c единичных. выходов триггеров) величины, хранящейся в регистре 2. Если же

Т„. l4.ТО (т.е. в старшем разряде регистра 2 код "0">, то на информационные входы сумматора поступает обратный код (с нулевых выходов триг

Содержимое регистра 2 геров) величины, хранящейся в регист ре 2. Одновременно на вход переноса сумматора 7 поступает сигнал, сосответствующий единице младшего разряда сумматора. Так из обратного кода формируется дополнительный код.

Еапи ЬН 4 О, то через некоторое время (например, по приходу vn-ro импульса с выхода счетчика 15» в старшем разряде сумматора 7 появится "1". Это сигнализирует о том, что при формировании следующего (мФ 1) "ro выходного импульса ошибка накопления b T превысит величину Т /2. Поэтому в момент появления. "1" в старшем разряде сумматора

7 формирователь 9 формирует импульс коррекции, который поступает либо на суммирующий вход (через элемент

11), либо на вычитающий вход (через элементы 10 и 16) в зависимости от того, что хранится в старшем триггере регистра 2, или, что то же самое, в зависимости от того, ошибка дй уменьшила или увеличила код относительно значения Т /Tä К. Импульс коррекции изменяет (умейьшает или увеличивает время) появления (в+1 )-го выходного импульса на То. Следовательно, ошибка положения во времени (%+1) -го выходного импульса изменит свой знак, но по модулю станет меньше величины T /2. В дальнейшем работа происходйт аналогично описанному выше.

Процесс формирования импульсов коррекции поясняется следующей таблицей, в которой рассмотрено два при мера: . йМ= +011з. = 3/16 и aN = о

= -101 = - 5/16„, при этом взят ,четирехразрядный регистр 2.

1034146.,7

Продолжение таблицы

Сигнал коррекции

Ошибка

>Ter

Содержимое сумматора 7Старший разряд

Младший разряд

011

0001

-2/16

+1/16

0100

011

+4/16

+7/16

12

011

011

0011

1010

011

-6/16

-3/16

1101

011

0000

1 0

011

011

0011

0101-дополнительный код

1010

011

1 0

-5/16

+6/16

+1/16

011

0100

011

011

6 0

7 0

8 0

011

0011

1000

011

011

1101

9 . 0

011

0010

0111

0 011

1100

0001

011

0

0110

1011

0000

0101

Содержимое регистра 2

3 0 011

10 0 011

14 0 011

15 0 011

16 011

Таким образом, введение новых элементов и соответствукицих функциональных связей вместо блока управления, многовходового элемента И и триггера обеспечивает предлагаемому устройству по сравнению с известным повышение точности измерения периода вход входного сигнала в предлагаемом мак- . симальное значение ошибки+КТО/ 2 s . известном К Т; зто важное преимущест-60 во, так как умножнтели обычно исполь1001 -4/16

1110 +7/16

+2/16

-3/16

+8/16

+3/16

-2/16

-7/16

+4/16

-1/16

-6/16

+5/16 зуют одновременно и как измерители периода.

Кроме того, обеспечивается возможность умножения изменяющихся по частоте входных сигналов в непрерывном режиме, что -не только расширяет область использования устройств аналогичного назначения, но и уменьшает величину динамической ошибки, а также уменьшается обьем используемого оборудования.

1034146

Составитель О. Кружилина

Редактор В. Петраш Техред И.Гайду. Корректор А. Тяско

Заказ 5641/57 Тираж 936 Подписное

ВНИИПЙ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4