Матричное устройство для деления /его варианты/

 

1. Матричное устройство для деления , содержаи(ее матрицу ячеек из п строк и п1 столбцов, причем первые входы ячеек первой строки подключены к входам делителя устройства, вторые входы ячеек первой строки и столбца подключены к входам делимого устройства, выходы суммы ячеек п-й строки являются выходом остатка устройства, управляющий вход ячеек каждой строки, за исключением ячеек первого столбца, подключен к выходу управления ячейки предыдущего столбца той же строки, второй вход каждой ячейки всех строк, за исключением ячеек первой строки и т-го столбца, подключен к выходу суммы ячейки предыдущей строки и последующего столбца,первый вход каждой ячейки всех столбцов, за исключением ячеек первой строки, подключен к первому выходу ячейки того же столбца предыдущей строки, вход переноса каждой ячейки всех строк за исключением ячеек т-го столбца, подключен к выходу переноса ячейки последукнцего столбца этой же строки, а управляющий вход первой ячейки первого столбца подключен к входу сигнала единичного уровня устройства , каждая ячейка содержит первый сумматор, первый вход которого подключен ко второму-входу ячейки, вход и выход переноса соединены соответственно с входом и выходом переноса ячейки, отличающееся тем, что, с целью повышения быстродействия, оно содержит п-1 элементов НЕ, причем выходы элементов НЕ являются выходами частного устройства, вход каждого элемента НЕ о т подключен к выходу суммы соответствующей ячейки первого столбца и к управляюи;ему входу ячейки последуюЁ: щей строки того же столбца, дополнительные входы переноса каждой ячейки всех строк, за исключением ячеек т-го столбца, подключены к дополнительному выходу переноса ячейки последующего столбца той же строки , входы переноса и дополнительо ные входы переноса ячеек т-го столбоо ца подключены соответственно к вхоСП дам сигналов нулевого и единичного 05 уровней, каждая ячейка дополнительо ю но содержит второй сумматор, элемент НЕ, коммутатор, причем первый и второй входы коммутатора соединены соответственно с выходами первого и второго сумматоров, вход управления коммутатора соединен с управляющими входом и выходом ячейки, а выход соединен с выходом суммы ячейки , первый вход которой подключен ко второму входу.первого сумматора, первому выходу ячейки и через эле

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) G 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3374600/18-24 (22) 05.12.81 (46} 15.08,83. Бюл. И 30

{7$)-.С.А.Волощенко и Л.П.Петренко (53) 6?1 325(088.8) (56} 1. Рабинер Л. и др. Теория и применение цифровой обработки сигналов. И., "Иир", 1978, с. 584, Фиг. 8-37.

2. Карцев И.A., Брик В.A. Вычислительные системы и синхронная арифметика. И., "Радио и связь", 1981, с. 238, рис, 5.4.1 (прототип}. (54) МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ (ЕГО ВАРИАНТЫ) (57) 1, И-тричное устройство для деления, содержащее матрицу ячеек из и строк и m столбцов, причем первые входы ячеек первой строки подключены к входам делителя устройства, вторые входы ячеек первой строки и щ го столбца подключены к входам делимого устройства, выходы суммы ячеек и-й строки являются выходом остатка устройства, управляющий вход ячеек каждой строки, за исключео нием ячеек первого столбца, подключен к выходу управления ячейки предыдущего столбца той же строки, второй вход каждой ячейки всех строк, за исключением ячеек первой строки и m" го столбца, подключен к выходу суммы ячейки предыдущей строки и последующеro столЬца, первый вход каждой ячейки всех столбцов, за исключением ячеек первой строки, подключен к первому выходу ячейки того же столбца предыдущей строки, вход переноса каждой ячейки всех строк, эа исключением ячеек m-го столбца, „„SU„„1035602 А подключен к выходу переноса ячейки последующего столбца этой же строки, а управляющий вход первой ячейки первого столбца подключен к входу сигнала единичного уровня устройства, каждая ячейка содержит пер" вый сумматор, первый вход которого подключен ко второму -входу ячейки, вход и выход переноса соединены со" ответственно с входом и выходом переноса ячейки, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит n"1 элементов НЕ, причем выходы элементов HE являются выходами частного устройства, вход каждого элемента НЕ

Ф подключен к выходу суммы соответству- f9 ющей ячейки первого столбца и к уп" равляющему входу ячейки последующей строки того же столбца, дополнительные входы переноса каждой ячей" ки всех строк, эа исключением яче" ек m-го столбца, подключены к дополнительному выходу переноса ячейки последующего столбца той же строки, входы переноса и дополнительные входы переноса ячеек m-ro столбца подключены соответственно к вхо- © дам сигналов нулевого и единичного СЛ уровней, каждая ячейка дополнитель- (аВ но содержит второй сумматор, эле- () мент НЕ, коммутатор, причем первый ф ф и второй входы коммутатора соединены соответственно с выходами первого и второго сумматоров, вход управле- файв ния коммутатора соединен с управляющими входом и выходом ячейки, а выход соединен с выходом суммы ячейки, первый вход которой подключен ко второму входу первого сумматора, первому выходу ячейки и через эле1035602 мент HE - к первому входу второго сумматора, второй вход которого соединен со вторым входом ячейки, вход и выход переноса. второго сумматора соединены соответственно с дополнительным входом и выходом переноса ячейки, 2. Матричное устройство для деления, содержащее матрицу ячеек из и строк и m столбцов, причем первые входы ячеек первой строки подключены к входам делителя устройства, а втОрые входы ячеек первой строки и m"го столбца - к входам делимого устройства, управляющий вход ячеек каждой строки, за исключением ячеек первого столбца, подключен к выходу управления ячейки предыдущего столбца той же строки, второй вход каждой ячейки, эа исключением ячеек первой строки и m-го столбца, подключен к выходу суммы ячейки предыдущей строки и последующего столбца, первый вход каждой ячейки всех стоЛбцов, за исключением ячеек первой строки, подключен к первому выходу, ячсйки того же столбца предыдущей строки, вход переноса каждой ячейки всех строк, за исключением ячеек

m го столбца, подключен к выходу переноса ячейки последующего столбца этой we строки, управляющий вход первой ячейки первого столбца подключен к входу сигнала единичного уровня устройства, выхода переноса ячеек первого столбца нечетных строк подключены к выходам нечетных разря" дов частного устройства, выход управления каждой ячейки m-го столбца, за исключением ячеек четных строк, подключен к входу переноса той же ячейки, выходы суммы ячеек и-й строки соединены с выходом остатка устройства, причем каждая из ячеек нечетных строк матрицы содержит сумматор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, вь1ход которого подключен к входу сумматора, первый вход - к управ" ляющему входу и выходу управления, а второй вход - к первому входу и первому выходу ячейки, второй вход которой подключен ко второму входу сумматора, вход переноса, выход переноса и выход суммы которого под" ключеHhl соответственно к входу и выходу переноса и к выходу суммы ячейки, а каждая из ячеек четных строк матрицы содержит первый сумматор, первый вход которого подключен ко второму входу ячейки, вход и выход переноса соединены соответственно с входом и выходом переноса ячейки, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержитИ / L элементов НЕ, выхо, ды которых подключены к выходам четных .разрядов частного устройства и управляющим-входам соответствующих ячеек первого столбца нечетных строк, за исключением первой ячейки первого столбца, а вход - к выходам суммы ячеек первого столбца предыдущих четных строк, дополнительный вход переноса каждой ячейки четных строк, за исключением ячеек а-го столбца, подключен к дополнительному выходу переноса ячейки последующего столбца той же стройки, входы переноса и дополнительные входы переноса ячеек четных строк m-го столбца подключены соответственно к входам сигналов нулевого и единичного уровней, а выход суммы каждой ячейки первого столбца нечетных строк подключен к управляющему входу ячейки последующей строки того же столбца, а ячейка устной строки матрицы дополнительно содержит второй сумматор, элемент HE коммутатор, причем первый и второй входы коммутатора соединены соответственно с выходами первого и второго сумматоров, вход управления коммутатора соединен с управляющими входом и выходом ячейки, а выход соединен с выходом суммы ячейки, первый вход которой подключен к второму входу первогс сумматора, первому выходу ячейки и через элемент HE " к первому входу второго сумматора, второй вход которого соединен со вторым входом ячейки, вход и выход переноса второго сумматора соединены соответственно с дополнительными входом и BblxogoM переноса ячейки.

3 ° Матричное устройство для деления, содержащее матрицу ячеек из и строк и m столбцов, причем первые входы ячеек первой строки подключены к входам делителя устройства, а вторые входы ячеек первой строки и

И-ro столбца - к входам значащих разрядов делимого устройства, управляющий вход ячеек каждой строки, за исключением ячеек первого. столбца, подключен к выходу :правления ячейки предыдущего столбца той же строки, второй вход каждой ячейки

1035602 всех строк, за исключением ячеек первой строки и m-го столбца, подключен к выходу суммы ячейки предыдущей строки и последующего столбца, первый вход каждой ячейки всех столбцов, за исключением ячеек первой строки, подключен к первому выходу ячейки того же столбца предыдущей строки, вход переноса каждой ячейки всех строк, за исключением ячеек m-го столбца, подключен к выходу переноса ячейки по-. следующего столбца этой же строки, ячейка содержит первый сумматор, первый вход которого подключен к второму входу ячейки, вход и выход переноса соединены соответственно с входом и выходом переноса ячейки, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит n+l элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ и дополнительную строку из и-1 ячеек, выходы суммы ячеек которой подключены к выходам значащих разрядов частного устройства, выход знакового разряда которого подключен к выходу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и управляющему входу первой ячейки первого столбца, первый вход которой подключен к первому входу первого эле" мента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к входу знакового разряда делимого устройства вхоР ды каждого из остальных элементов

ИСКЛЮЧАЮЦЕЕ ИЛИ подключены к выходу суммы и первому выходу соответствующей ячейки первого столбца, а выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, за искйочением первого и последнего элементов, подключены к соответствующим первым входам ячеек дополнительной

Изобретение относится к вычислительной технике и может, быть использовано в быстродействующих процессорах и специализированных вычислителях.

Известно матричное вычислительное устройство для выполнения деления двоичных чисел, представленных в дополнительных кодах, содержа-. строки, вход переноса и дополнительный вход переноса каждой ячейки до полнительной строки, за исключением последней ячейки этой же строки, подключен к выходу переноса и дополнительному входу переноса последующей ячейки этой же строки, управляющие входы и выходы управления ячеек дополнительной строки попарно соединены между собой, а управ-. ляющий вход первой ячейки этой же строки подключен к входу. сигнала нулевого уровня, выход последнего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ через элемент НЕ подключен к дополнительному входу переноса последней ячейки дополнительной строки, вторые входы ячеек которой подключены к входу сигнала нулевого уровня устройства, входы переноса и входы дополнитель- . ного переноса ячеек m-го столбца подключены соответственно к входам сигналов нулевого и единичного уровней, ячейка дополнительно содержит второй сумматор, элемент НЕ, коммутатор, причем первый и второй входы коммутатора соединены cooTseTcTseHно с выходами первого и второго сум" маторов, вход управления коммутатора соединен с управляющими входом и выходом ячейки, а выход коммутатора соединен с выходом суммы ячейки, первый вход которой подключен ко второму входу первого сумматора, первому выходу ячейки и через эле мент НЕ - к первому входу второго сумматора, второй вход которого соединен со вторым входом ячейки, вход и выход переноса второго сумматора соединены соответственно с дополни" тельными входом и выходом переноса ячейки. щее итеративную сеть сумматоров вычитателей, управляющие входы которых подключены к выходам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а выходы переноса - к блоку заключительной коррекции t 1j.

Недостатком этого устройства является низкое быстродействие, обус1035602

Недостатком этого устройства является низкое быстродействие, обусговлГ нное последовательной работой 50 ячеек соседних строк, выраженной в необходимости совмещения начала работы ячейки последующей строки с моментом получения результата и окончанием работы всех яче к предыдущей 55 с Гроки „

1!ель изобретения — увеличение быс т роде йс т вия уст рой ст ва, ловленное последовательностью работы сумматоров-вычитателей.

Наиболее близким по технической сущности к предлагаемому является матричное устройство для выполненля деления, содержащее матрицу ячеек из и строк и и столбцов, причем в первый, второй, третий и четвертый входы ячейки I-é строки J ãî столбца соединены соответственно с первым выходом ячейки Г -й строки (j-1) -го столбца, вторым выходом ячейки (i-1)-й строки j-го столбца, третьим выходом ячейки i -й строки (i+1) -го столбца и четвертым выходом ячейки (i 1)-й строки (j+1)-го столбца, первый вход ячейки i-й строки первого столбца соединен с третьим выходом ячейки (i-1)-й строки первого столбца, первый выход ячейки 1-й строки п-го столбца соединен с третьим входом ячейки 1-й строки и-го столбца, вторые входы ячеек первой строки являются входами делителя устройства, четвертые входы ячеек перво" строки и и-го столбца являются входами делимого устройства, третьи выходы ячеек первого сголбца являются выходами частного устройства, четвертые выходы ячеек и-й строки являются выходами остатка устройства (1=1,n; J=l,n) 12), При этом каждая ячейка содержит одноразрядный сумматор и элеме;лт

ИСКЛЮЧАО11ЕЕ ИЛИ, причем первый вход ячейки соединен с первым выходом ячейки и первым входом элемента

ИС1(ЛГОЧАЮЩЕЕ ИЛИ, второй вход кото рого соединен со вторым входом и вторым выходом ячейки, а выход соеди,ен с первым входом сумматора, второй вход которого соединен с четвертым входом ячейки, а выход суммы, вход переноса и выход переноса соединены соответственно с четвертым выходом, третьим входом и третьим выходом ячейки f 21.

Поставленная цель достигается тем, что матричное устройство для деления, содержащее матрицу ячеек из и строк и в столбцов, причем первые входы ячеек первой строки подключены к входам делителя устройства, вторые входы ячеек первой строки и m-го столбца подключены к входам делимого устройства, выходы суммы ячеек и-й строки являются выходом остатка устройства, управляющий вход ячейки каждой строки, за исключением ячеек первого столбца, подключен к выходу управления ячейки предыдущего столбца той .же строки, второй вход каждой ячейки всех строк, за исключением ячеек первой строки и m-го столбца, подключен к выходу -уммы ячейки предыдущей строки и последующего столбца, первый вход каждой ячейки всех столбцов за исключением ячеек пер"вой строки, подключен к первому выходу ячейки того же столбца предыдущей строки, вход переноса каждой ячейки всех строк, за исключением ячеек

m-ro столбца, подключен к выходу переноса ячейки последующе-о столбца этой же строки, а управляющий вход первой ячейки nepaoro cTo 6ua

t ключен к входу сигнала единичного уровня устройства, каждая ячейка содержит первый сумматор, первый вход которого подключен ко второму входу ячейки, вход и выход переноса соединены соответственно со входом и выходом переноса ячейки, дополнительно содержи1 п-1 элементов НЕ, причем выходы элементов НЕ являются выходами частного устройства, вход каждого элемента HE подключен к выходу суммы соответствующей ячейки первого столбца и к управляющему входу ячейки последующей строкГ того же столбца, дополнительные входы переноса каждой ячейки всех строк, за исключением ячеек m-го столбца, подключены к дополнительному выходу переноса ячейки последующего столбца той же строки, входы переноса и дополнительные входы переноса ячеек m-го столбца подключены соответственно к входам сигГГалов нулевого и единичного уровней, каждая ячейка дополнительно содержит второй сумматор, элемент НЕ, коммутатор, причем первый и второй входы коммутатора соедлнены соответственно с выходами первого и вто1035602

40 рого сумматоров, вход управления коммутатора соединен с управляющими входом и выходом ячейки, а выход соединен с выходом суммы ячейки, первый вход которой подключен ко второму входу первого сумматора, первому выходу ячейки и через элемент HE - к первому входу второго сумматора, второй вход которого соединен со вторым входом ячейки, вход и выход переноса второго сумматора соединены соответственно с дополнительными входом и выходом переноса ячейки, Кроме того, матричное устройство для деления, содержащее матрицу ячеек из и строк и m столбцов, причем первые входы ячеек первой строки подключены к входам делителя устройства, а вторые входы ячеек первой строки и я-го столбца к входам делимого устройства, управляющий вход ячеек каждой строки, за исключением ячеек первого столбца, подключен к выходу управления ячейки предыдущего столбца той же строки; второй вход каждой ячейки, за исключением ячеек первой строки и m-го столбца, подключен к выходу суммы ячейки предыдущей строки и последующего столбца, первый вход каждой ячейки всех столбцов, за исключением ячеек первой строки, подключен к первому выходу ячейки того же столбца предыдущей строки, вход переноса каждой ячейки всех строк, за искчючением ячеек m го столбца, подключен к выходу переноса ячейки последующего столбца той же строки, управляющий вход первой ячей ки первого столбца подключен к Вхо ду сигнала единичного уровня устройства, выходы переноса ячеек nepsaro столбца нечетных строк подключены к выходам нечетных разрядов частного устройства, выход управления каждой ячейки m-го столбца, эа исключением ячеек четных строк, подключен к входу переноса той же ячейки, выходы суммы ячеек И -й строки соединены с выходом остатка устройства, причем нечетные строки мат1 рицы содержат ячейки, каждая иэ которых содержит сумматор и элемент

ИСКЛЮЧАЮЯЕЕ ИЛИ, выход которого подключен к входу сумматора, первый . вход - к управляющему входу и выходу управления ячейки, а второй входк первому входу и первому выходу

10 t5

55 ячейки, второй вход которой подключен к второму входу сумматора, вход переноса, выход переноса и выход суммы которого подключены соответстеен" но к входу и выходу переноса и к выходу суммы ячейки, а четные строки матрицы содержат ячейки, каждая иэ которых содержит первый сумматор, первый вход которого подключен ко второму входу ячейки, вход и выход переноса соединены соответственно с входом и выходом переноса ячейки, дополнительно содержит И 2 элементов

НЕ, выходы которых подключены к выходам четных разрядов частного устройства и управляющим входам соответствующих ячеек первого столбца нечетных строк, за исключением первой ячейки первого столбца, а вход - к выходам суммы ячеек первого столбца предыдущих четных строк, дополнительный вход переноса каждой ячейки чет" ных строк, за исключением ячеек N""го столбца, подключены к дополнитель" ному выходу переноса ячейки последующего столбца той же строки, входы переноса и дополнительные входы переноса ячеек четных строк упруго столбца подключены соответственно к входам сигналов нулевого и единичного уровней, а выход суммы каждой ячейки первого столбца нечетных строк подключен к управляющему входу ячейки последующей строки того же столбца, ячейка четной строки дополнитель" но содержит второй сумматор, элемент

НЕ, коммутатор, причем первый и второй входы коммутатора соединены соответственно с выходами первого и второго сумматоров, вход управления коммутатора соединен с управляющими входом и выходом ячейки, а выход соединен с выходом суммы ячейки, первый вход которой подключен к вто" рому входу первого сумматора, первому выходу ячейки и через элемент

HE " к первому входу второго сумматора, второй вход которого соединен со вторым входом ячейки, вход и выход переноса второго сумматора соединены соответственно с дополнительными входом и выходом переноса ячейки.

Кроме того, матричное устройство для деления, содержащее матрицу яче" ек иэ и строк и m столбцов, причем первые входы ячеек первой строки подключены к входам делителя устройства, а вторые входы ячеек первой

1035б

7 строки и rn""го столбца - к входам значащих разрядов делимого устройства, управляющий вход ячеек каждой строки, за исключением ячеек первого столбца, подключен к выходу управления ячейки предыдущего столбца той же строки, второй выход каждо" ячейки всех строк, за исключением ячейки первой строки и щ-го столбца, подключен к вь ходу суммы ячейки пре- 1О дыдущей строки и последующего столбца, первый вход каждой ячейки всех столбцов, за исключением ячеек первой строки, подключен к первому выходу ячейки того же столбца предыдущей строки, вход переноса каждой ячейки всех строк, за исключением ячейки rn-столбца, подключен к выходу переноса ячейки последующего столбца это" we строки, ячейка содержит первый сумматор, первый вход которого подключен к второму входу ячейки, вход и выход переноса соеди-. нены соответственно с входом и выходом переноса ячейки, дополнительно содержит + 1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, и дополнительную строку И- 1 ячеек, выходы суммы ячеек которой подключены к выходам значащих разрядов частного устройства, выход знакового разряда .которого подключен к выходу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и управляющему входу первой ячейки первого столбца, первый вход которой подключен к первому входу первого элемента ИСКЛЮЧАЮ35

ЩЕЕ ИЛИ, второй вход которого под..ключен к входу знакового разряда делимого устройства, входы каждого из остальных элементов ИСКЛОЧАЮЩЕЕ

ИЛИ подключены к выходу суммы и первому выходу соответствующей ячейки первого столбца, а выходы элементов

ИСКЛЮЧЯОЦЕЕ ИЛИ, за исключением первого и последнего элементов, подключе15 ны к соответствующим первым входам ячеек дополнительной строки, выход переноса и дополнительный выход переноса каждой ячейки дополнительной строки, за исключением последней ячейки этой же строки, подключен к выходу переноса и дополнительному входу переноса предыдущей ячейки этой же строки, управляющие входы и выходы управления ячейки дополнительной строки попарно соединены между собой, а управляющий вход первой ячейки этой же строки подключен к входу сигнала нулевого уров02 8 ня,, выход последнего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ через элемент HE подключен к дополнительному входу переноса последней ячейки дополнительной строки, вторые входы ячеек которой подключены к входу сигнала нулевого уровня устройства, входы переноса и дополнительные входы переноса ячеекYh - -столбца подключены соответственно к входам сигналов нулевого и единично о уровней, ячейка дополнительно содержит второй сумматор, элемент

НЕ, коммутатор, причем первый и вто" рой входы сумматора соединены соот ветственно с выходами первого и второго сумматоров, вход управления коммутатора соединен с управляющими входом и выходом ячейки, а выход коммутатора соединен с выходом суммы ячейки, первый вход которой подключен к второму входу первого сумматора, первому выходу ячейки и через элемент

HE - к первому входу второго сумматора, второй вход которого соединен с вторым входом ячейки, вход и выход переноса второго сумматора соединены соответственно с дополнительными входом и выходом переноса ячейки.

На фиг. 1 - 3 представлены структурные схемы вариантов матричного устройства для деления; на фиг. функциональная схемааячейки., используемая B впервом и третьем вариантах устройства, а также в четных строках второго варианта устройства, на фиг. 5 — то же, используемая для нечетных строк во втором варианте устройства, Матричное устройство для деления содержит ячейки 1, элементы НЕ 2, входы. делителя устройства 3 входы младших и старших разрядов делимого устройства 4 и, выходы результата частотного устройства.б.

Каждая ячейка содержит элементы

НЕ 7 и 8, сумматор 9, сумматор 10, элементы И 11 и 12„ элемент ИЛИ 13, первый вход 14, второй вход 15, дополнительный вход переноса 1б, вход переноса 17, управляющий вход 18, выход управления 19, первый выход

20, выход суммы 2 1, выход переноса

22 и дополнительный выход переноса

23 °

Матричное устройство для целения по второму варианту содержит также ячейки 24, каждая из которых содержит элемент ИСКЛКИАВЩЕЕ ИЛИ 25, однораз602

9 1035 рядный двоичный сумматор 26, первый вход 27, второй вход 28, управляющий вход 29, вход переноса 30, выход управления 31, первый выход 32, выход суммы 33, выход переноса 34. 5

Матричное устройство для деления по третьему варианту содержит элементы ИСКЛКНАЮЩЕЕ ИЛИ 35 и НЕ 36.

Матричное устройство для деления по первому и второму вариантам рабо-, тает следующим образом.

Оно выполняет деление положительных нормализованных дробей (содержащих нули в знаковых разрядах и единицы в первых значащих разрядах мантисы, причем под делимое отведено и +re.1 разрядов, а делитель уп-разрядный. Частотное есть положительное й-разрядное число, лежащее в диапазоне от 1/2, до 2. Последний остаток и все промежуточные остатки представлены в дополнительных кодах. Каждая цифра, снимаемая с выхода суммы ячеек первого столбца некоторой строки, является управляющим сигналом для следующей строки матрицы, определяющей какую операцию - сложение или вычитание - нужно выполнить в этой строке. Вычитание выполняется путем формирования дополнительного кода 30 делителя.

По первому варианту устройства цифры частного Формируются на выходах суммы ячеек 1 первого столбца с последующим инвертированием их на инверторах 2. Во втором варианте устройства четные разряды частотного формируются как и в первом варианте устройства, а нечетные разряды частот ного на выходах переноса ячеек 24 первого столбца.

Быстродействие обоих вариантов одинаково и достигается за счет одноврменного вычисления остатка в четных строках матриц с вычислением остатка в предыдущей нечетной строке. Это возможно благодаря наличию двух независимых ветвей сумматоров и вычитателей в четных строках с последующей селекцией искомого остатка посредством коммутатора по сигналу управления с предыдущей строки матрицы. Первый вариант устройства отличает однородность структуры, а второй - большую экономичность в ущерб однородности.

Третий вариант устройства выполняет деление нормализованных двоичных чисел, представленных в дополнительных кодах. Делимое здесь сдвинуто на разряд по отношению к делителю и может быть представлено(И + )-pa3рядным кодом. Знак частного снимается с выходов первого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, на вход. которого поданы знаки делимого и делителя.

Коррекция результата выполняется на дополнительной строке ВЯ по правилу вычисления (И+1) -яцифры после запятой с последующим округлением, Технико-экономический эффект дан-. ного устройства по сравнению с прототипом состоит в повышенном быстродействии, а также в возможности работы с числами, представленными в дополнительном коде в третьем вариан" те устройства ° 035602

1035602

2д

22

18

Составитель А. Клюев

Редактор А. Долинич Техред К.Иыцьо Корректор И. Ватрушкина

Заказ 5834/50 Тираж 706 Подписное

ВНИИП И Государст венного комитета СССР по делам изобретений и открытий

1l3035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4