Параллельный аналого-цифровой преобразователь

 

ПАРАЛЛЕЛЬНЫЙ АНАЛОГО-ЦИФРр- . ВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий группы компараторов, элементы памяти, источник тока (м щенкя, выход которого подключен к первому вводу резйстивного делителя, а первая группа коьшараторов содержит ; - 1 компараторрв где к - число разрядов, кодируемое компараторами первой группы первые входы которых соединены с шиной преобразуемого сигнала, выходы соединены попарно, кроме первого, первые входы кЬмпараторов второй группы соединены с шиной стробирующего сигнала, вторые входы - с шинами опорных напряжений, . . а соединенные попарно выходы подключены к управляющим входам эпементов памяти .второй группы, тактовые входы элементов памяти соединены вместе, о т л и ч а ю щ и и с я тем, что, с целью повышения точности, в него введены блок сравнения кодов,элементы, задержки регистр, дополнительные элементы памяти и компараторы, причем Вторая группа .компараторо.в выполнена на 2 -1 колтараторах, где р - число разрядов, кодируемое компараторами второй группы, - разрядность преобразователя., входы первого и второго дополнительных компараторов подключены соответственно к шинам опорных напряжений и шине cт юбиpyющeгo сигнала, выход первого дополнительного компаратора подключен к тактовому входу регистра, выходы .которого подключены к разрядным шинам, а управляющие вхохш подключены к выходам элементов памяти, тактовые входы которых соединены с выходом блока сравнения кодов, первые входы которого подключены к,выходам компараторов первой группы и через элементы задержки - к вторым входам блока сравнения кодов и управляющим входам элементов памяти Первой группы, второй вывод резистивного делителя подк лючеи к шине стробкруквдего сигнала, выход второго дополнительного компаратора подключен к yпpaвля эщeмy входу дотолнительного элемента памя:о :л г ти, первый вход третьего дополнительного компаратора соединен с первым выводом резистивного делителя,второй вход третьего дополнительного компа-, ратора соединен с шиной преобразуемого сигнала, а выход - к выходу :д первого компаратора первой группы. I

СОЮЗ СОВЕТСКИХ .

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ае аи

y(5g Н 03- К 13 175

ОПИСАНЙЕ ИЗОБРЕТЕНИЯ.

ГОСЪДАРСТВ1.=ННЫЙ КОМИТЕТ СССР

nO PERM ИВОВРЕТЕНИЙ V OTHP A

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21 ) 3379314/18-21 (22 ) 07. 01. 82 (46) 15.08.83. Бюл.930 (72.) Г.И. Готлиб и В.Я. Загурский . (71) Институт электроники и вычисли. тельной техники AH.- Латвийской ССР (53) 681.325(088.8) (56) 1. Патент ClrlA Р 3877025, кл. 340-347, 1973.

2. Авторское свидетельство СССР по заявке Ф 2554459/21,1977(прототип.). (54 )(57 ) ПАРАЛЛЕЛЬНЫЙ АНАЛОГО-ЦИФРО»

BBA HPEOBPA30BATEJIb, содержащий группы компараторов, элементы памяти, источник тока смещения, выход которого подключен к первому вводу резистив. ного делителя, а первая группа компараторов содержит Я" — 1 компараторов, где к — число разрядов, кодируемое компараторами первой группы первые входы которых соединены с шиной пре» . образуемого .сигнала, выходы соединены попарно, кроме первого, первые входы компараторов второй группы соединены с шиной стробирующего сигнала, вторые входы — с шинами опорных напряжений, а соединенные попарно выходы подключены к управляющим входам элементов памяти второй группы, тактовые входы элементов памяти соединены вместе, отличающийся тем, что, с целью повышения точности, в него введены блок сравнения кодов, элементы. задержки регистр, дополнительные элементы памяти и компараторы, причем вторая группа компараторов выполнена на 2 -1 комнараторах, где р — чисг ло разрядов, кодируемое компараторами второй группы, к+р=я. — разрядность преобразователя., входы первого и второго дополнительных компараторов подключены соответственно к шинам опор-ных напряжений и шине стробирующего сигнала, выход первого дополнительного компаратора подключен к тактовому входу регистра, выходы которого подключены к разрядным шинам, а управляющие входы подключены.к выходам элементов памяти, тактовые входы

:которых соединены с выходом блока сравнения кодов, первые входы которо-Е

Ф го подключены к выходам компараторов первой группы и через элементы задержки — к вторым входам блока.сравнения кодов и управлякщим входам .элементов памяти первой группы, второй вывод резистивного делителя под- Я ключен к шине стробирующего сигнала, выход второго дополнительного компаратора подключен к управлявщему входу дополнительного элемента памяти, первый вход третьего дополнительного компаратора соединен с первым выводом резистивного делителя, второй вход третьего дополнительного компа-,. ратора соединен с шиной преобразуемого .сигнала„ а выход — к выходу первого компаратора первой группы.

1035795

Изобретение относится к вычисли.тельной технике.

Известен .параллельный аналого-цифровой преобразователь (AIJII) содержащий разностные компараторы, представляющие собой сдвоенный обычный компаратор (13 .

Объем оборудования в известном

АЦП сокращен за счет того, что выходные цепи являются общими для каждой пары компараторов, т.е. сокраще- 10 но число логических элементов кодирующей схемы.

Наиболее близким к предлагаемому по технической сущности является параллельный АЦП содержащий группы 15 компараторов, элементы памяти, источник тока смещения, выход которого подключен к первому выводу реэистив-. ного делителя, а первая группа компараторов содержит 2 -1 компараторов,,2п

К где К вЂ” число разрядов, кодируемое компараторами первой группы, первые входы которых соединены с шиной преобразуемого сигнала, выходы соединены попарно, кроме первого, первые входы компараторов второй группы соединены с шиной стробирующего сигнала, вторые входы - c шинами опорных напряжений, а .соединенные попарно выходы подключены к управляющим входам элементов памяти второй группы, тактовые входы элементов памяти соединены вместе Г23.

Недостаток этого АЦП состоит в не,высоком разрешении, т.е. невысока его статическая точность. При числе двоичных разрядов выше 7-8 объем оборудования значительно возрастает, . что затрудняет -дальнейшее увеличение числа разрядов, т.е. увеличение разрешения, при реализации преобразователя на современной. элементной базе. 40

Цель изобретения — повышение точности, Поставленная цель достигается тем, что в,параллельный АЦП,содержащий группы компараторов, элементы памяти,45 источник тока смещения, выход когорого подключен к первому вводу резис-. тивного делителя, а первая группа компара оров содержит 2 -1 компаратоК ров, где К вЂ” число разрядов, кодируе-5р мое компараторами первой группы, первые входы которых соединены с шиной преобразуемого сигнала, выходы соединены попарно, кроме первого, первые входы компараторов второй груп. пы соединены с шиной стробирующего сигнала, вторые входы - с шинами опорных напряжений, а соединенные попарно выходы подключены к управляющим входам элементов памяти второй группы, тактовые входы элементов памя-;„60 ти соединены вместе, введены блок сравнения кодов, элементы задержки, pe .. гистр, дополнительные элементы памяти и компараторы, причем вторая группа компараторов выполнена на 2 — 1 компа-65 раторах, где р — число разрядов . кодируемое компараторами второй: pvII пы к+р= и - разрядность преобразователя, входы первого и второго дополнительных компараторов подключены соответственно к шинам опорных напряжений и шине стробирующего сигнала, выход первого дополнительного компаратора подключен к тактовому входу регистра, выходы которого подключены к разрядным шинам, а управляющие входы подключены к выходам элементов памяти, тактовые входы которых. соединены с выходом блока сравнения кодов, первые виоды которого подключены к выходам кампараторов первой группы и через элементы задержки — к вторым входам блока сравнения кодов и управляющим входам элементов памяти первой группы, второй вывоц резистивного делителя подключен к шине стробирующего сигнала, выход второго дополнительного компаратора подключен к управляющему.входу дополнительного элемента. памяти, первый вход третьего дополнительного компаратора соединен с первым. выводом резистивного делителя, второй вход третьего дополнительного компаратора соединен с шиной преобразуемого сйгнала, а выход — к выходу первого компаратора первой группы.

На фиг.1 представлен один из вариантов выйолнения АЦП, когда к=р=З, И=б;:на фиг.2 - временные диаграммы поясняющие его работу, АЦП содержит шину 1 преобразуемого, сигнала компаратора 2 с прямым (+) и инвертирующим { -)входами, которые. образуют первую группу, третий компаратор 3, источник 4 тока смещения, резистивный делитель 5, шину б стробирующего сигнала, элемент 7 задержки, блок 8 сравнения кодов, эле-, менты 8 памяти, компараторы 10 второй группы, второй компаратор 11, первый компаратор 12, элемент 13 памяти, регистр 14 выхсды разрядных шин 15> при этоМ 4п — максимальное значение преобразуемого сигнала на шине 1 (граница диапазона преобразования), Е =2 " 0 - граница диапазона преобразования второй группы компараторов 10.

Число элементов 9 памяти соответствует разрядности кода на выходах обеих групп компараторов. Число элементов 7 задержки и разрядность кодов, сравниваемых блоком 8, соответствует разрядности кода на выходе первой группы компараторов 2 и 3. Время задержки элементов 7 выбирается близким к времени задержки блока 8.

На фиг.2 показаны сигналы 1б,17 и 18 на шине 1 блока сравнения кодов на первом компараторе и выходах одноименных элементов, код 19 на выходах компараторов 2 и 3, положение. 1035795

20 и 21 квантующей характеристики компараторов 2 и 3 в моменты 22 и 23, преобразования точек 24 и 25 сигнала 16 соответственно, значения 26 ,и 27 сигнала 28 в моменты 22 и 23 соответственно .квантующая характеристика.29 компараторов 10 и 11,момент 30 времени, когда величина стробирующего сигнала 28=Ед.

На фиг.2 указаны коды старших и младших разрядов преобразования 10 точек 24 и 25. Компаратор 11 и элемент 13 памяти формируют квантующую .характеристику старшего разряда второй группы, т.е. старший- раз.ряд характеристики 29. 15

АЦП работает следующим образом.

В исходном состоянии величина стробирующего сигнала 28 на шине 6 равна нулю, .опорные напряжения на выходе делителя 5 соответствуют 2О уровням квантования, выраженным в долях0с (фиг.1) . На выходах компараторов 2 и 3 образованы старшие разряды кода входного напряжения.

Этот же код присутствует на выходах 25 элементов 7 задержки. Поскольку коды на входах блока 8 совпадают на его выходе - хюгический "0". На выходаХ компараторов 10 и 11 - код, соответствуниций нулю сигнала.28. На выходе компаратора 12- - логический "0".

Ла выходах 15 регистра 14 хранится результат предыдущего преобразова-ния.

Для преобразования входного сигнала на шину 6 подается стробирующий сигнал, например, пилообразной формы. Поскольку ток источника 4 ие из.меняется, происходит суммирование

- стробируницего сигнала со значениями опорных напряжений на выходах дели- 40

:теля 5. Этот же стробирующий сигнал поступает на сигнальные входы компараторов 10,11 и 12. Код преобразуемого сигнала 28 поступает с выходов компараторов 10 и 11 на управляющие 45

, входы элементов 9 и 13 памяти второй.группы. На элементы 9 памяти первой группы через элементы 7 задержки поступает код входного сигнала, преобразуемого компараторами 2 и 3 с . 5p учетом напряжений на выходах делителя 5.

В момент 22 происходит совпадение входного сигнала 16 с одним из напряжений на выходе делителя 5.

Когда сигнал 16 имеет величину 24, происходит его совпадение с напряжением О, 1250(+) сигнал. 28 (фиг. 2 ).

В этот момент код 16 на выходах компараторов 2 и 3 меняется (фиг,2), .однако на выходах элемен-.îâ 7 задержки предыдущий код сохраняется в течение времени задержки. Следовательно, в течение этого времени, коды на входе блока 8 не совпадают, поэтому на выходе его присутствует 65 логическая "1". Затем на выходах элементов 7 задержки устанавливается тот же код, что и на их входах, коды на виодах делителя 5 опять сов,падают на его выходе устанавливается логический " 0".

На.выходе блока 8 образуется импульс. Его срезом в элементы 9 и 13 памяти записываются коды, присутствующие на их управляющих входах. Однако на разрядных шинах

15 они еще не появляются. В момент

30 стробирующий сигнал 28 достигает величины Ео, срабатывает компаратор.

12 (фиг.2), фронтом импульса на его выходе в регистр 14 переписывается код, присутствующий на выходах элементов 9 и 13 памяти. На разрядных шинах 15 появляется код преобразованного сигнала 16.

По срезу стробирующего сигнала блок 8 опять формирует якпульс аналогично моменту 22, который записывает в элементы 9 и 13 памяти код на их управляннцих входах. Однако на разрядных шинах 15 сохраняется код, соответствующий точке 24 сигнала 16, поскольку нет импульса с выхода компаратора 12.

Компаратор 3 срабатывает, когда сигнал 16 лежит в пределах от (1-2 )

-и

Ug до Оо, так как к =3. Он необходим потому, что ни один из компараторов

2 не срабатывает на такой входной сигнал 16 при подаче стробирующего сигнала. .Ъ

Рассмотрим значение кода на шинах 15.

Под действием стробирующего сигнала происходит сдвиг опорных напряжен ний на выходах делителя 5. Это при- . водит к сдвигу квантующей характеристики ком тараторов .2 и 3. В момент

22 их квантующая характеристика занимает положение 20; В элементы 9 памяти первой группы записывается код 001 (от старших разрядов к млад- шим, кодирование в коде Грея), поскольку срез импульса на выходе блока

8 появляется позднее (как следствие) появления кода на выходах-элементов

7 задержки. В этот же момент 22 в элементы 9 и 13 памяти второй группы записывается код, соответствующий точке 25 стробирующего сигнала 28.

Для рассматриваемого случая он ра,вен 110 (кодирование в коде Грея)..

Если принять, что преобразование входного сигнала 16 идет с точностью шести двоичных разрядов, то Ug разбивается на кванты величиной 1/2

=1/64. Точное значение .сигнала в точке 24 (фиг;2) составляет 0,125 a+

+О, 56 * 2 М=О, 195 ° U a или О, 1 95 64 кванта =12,48 кванта. В элементы .9 и 13 памяти записывается код 001110, т.е. 12 квантов.

1035795

Аналогично для точки 25 с выходов .элементов 7 задержим записывается код 010(квантующая характеристика занимает положение 18), с выходов комлараторов 10 и 11 — код 101 соответствуюший величине стробирующего сигнала 28. Точное значение сигнала

16 в точке 25 составляет 0,480п=

=30,72 кванта. В элементы памяти записывается код. 010101, т.е. 30 квантов. 10

Цифровой резулытат преобразования получается как суперпозиция цифровых значений запоминаемых в элементах

9 и 13 памяти. первой и второй .групп кампараторов. Код- на шинах 15 следует рассматривать как сумму двоичных чисел, кодированных в коде Грея

001000+000110, которая образуется

,в моменты 22.и.23. запоминания кода..

Точность. преобразования определяется 2О числом двоичных разрядов, реализуе мых группами,компараторов 2,3 и 10,11 а само преобразование производится параллельно .

Введение новых элементов и соединений позволяет создать структуру параллельного АЦП, которьФ-при рав.ном объеме оборудования обладает вдвое большей точностью, чем прототип, а при равной с прототипом точ%бсти имеет объем оборудования на

25-ЗОВ меньше.

Положительный эффект достигается введением относительно простых узлов, реализуемых на цифровых ИМС:; блока сравнения кодов, регистра. Элементы задержки могут быть выполнены в виде отрезков кабеля или реализованы на логических ИМС, тогда используется задержка их переключения.

Предложенный AIQI содеркит меньше компараторов и меньше на.один источник опорного напряжения. Такое упрошение существенно, учитывая повышенн ную точность устройства.

Минимальный объем оборудования в предложенном АЦП достигается аналогично прототипу: K. u p выбираются из соотношений К=р для четного. и К =P + 1 - для нечетного.

Быстродействие предлагаемого устройства определяется .только конкрет ,ными динамическими характеристиками применяемых. элементов. К элементам не предъявляются повышенные требова,ния по точности по. сравнению с.точностью всего устройства или по. сравнению с прототипом. Устройство может быть реализовано в виде интегральной ,схемы с использованием небольшого числа элементов.

Составитель Н. Козлов

Редактор Л. Алексеенко Техред И.Гайду Корректор A. Ильин

Заказ 5854/59 Тираж 936 Подп исное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. ужгород, ул. Проектная, 4