Устройство для корреляционного анализа (его варианты)

 

Устройство для корреляционного анализа, содержащее первый блок вычисления модуля, блок вычисления мгновенного значения фазы, блок задержки , блок вычитания, блок вычисления свертки, блок вычисления синуса, блок вычисления косинуса, два умножителя , два блока усреднения, блик вычисления фазы, первый и второй входы которого соединены с выходами соответственно первого и второго блоков усреднения, входы которых соединены с выходами соответственно первого и второго умножителей, первые входы которых подключены к выходу первого блока вычисления модуля, первый и второй входы которого объединены соответственно с первым и вторым входами блока вычисления мгновенного значения фазы и являются соответственно первым и вторым информационными входами устройства, выход блока вычисления мгновенного значения фазы подключен к первому входу блока вычисления и входу блока задержки, выход которого соединен с втррьлм входом блока вычитания, выход которого соединен с взводом блока вычисления свертки, выход которого подключен к входам блока вычисления синуса и блока вычисления косинуса, выходы которых соединены с вторыми входами соответственно первого и второго умножителей,причем выход блока вычисления фазы является первым информационным выходом устройства , отличающеес я тем, что, с целью расширения функциональных возможностей за счет оценки модуля коэффициента корреляции, в него введены третий блок усреднения, второй блок вычисления модуля и дели тель, выход которого является вторым информационным выходом устройства, выход первого блока вычисления модуля соединен с входом третьего блока усреднения, выход которого подключен к первому входу делителя, второй вход которого соединен с выходом второго блока вычисления модуля, первый и второй входы которого соединены с fg выходами соответственно первого и «Л второго блоков усреднения. 2. Устройство для корреляционного анализа, содержгидее первый блок вычисления модуля, блок вычисления мгновенного значения фазы, блок за- S держки, блок вычитания, блок вычисле ния свертки, блок вычисления синуса, блок вычисления косинуса, два умножителя , два блока усреднения, блок 00 вычисления фазы, первый и второй входы которого соединены с выходами соJQO ответственно первого и второго блоко СО усреднения, входы которых соединены с выходами соответственно первого и 4 СО второго умножителей, первые входы которых подключены к выходу первого блока вычисления модуля,, первый и второй входы которого объединены со .ответственно с первым и вторым входами блока вычисления мгновенного значения фазы и является соответст ,венно первым и вторым информационными входами устройства, выход блока вычисления мгновенного значения фазы подключен к первому входу блока вычитания и входу блока задержки, выход которого соединен с вторым входом блока вычитания, выход которого со единен с входом блока вычисления

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (i9) SU(I() (9 А

Э(5п G 06 F 15/336

Ь

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ с(ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

AO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3385781/18-24 (22) 29.01.82 (46) 30 ° 08.83. Вюл. 9 32 (72) A.Â. Касаткин (53) 681.32(088.8) (56) 1. Грибанов tO.È. и др. Автоматические цифровые корреляторы. М., Энергия, 1971, с. 142, 2. Авторское свидетельство СССР

Р 737860, кл. 5 Ol К 25/00, 1977 (прототип). (54) УСТРОЙСТВО ДЛЯ КОРРЕЛЯЦИОННОГО

АНАЛИЗА (ЕГО ВАРИАНТЫ) (57) Устройство для корреляционного анализа, содержащее первый блок вычисления модуля, блок вычисления мгновенного значения фазы, блок задержки, блок вычитания, блок вычисления свертки, блок вычисления синуса, блок вычисления косинуса, два умножителя, два блока усреднения, блок вычисления фазы, первый и второй входы которого соединены с выходами соответственно первого и второго блоков усреднения, входы которых соединены с выходами соответственно первого и второго умножителей, первые входы которых подключены к выходу первого блока вычисления модуля, первый и второй входы которого объединены соответственно с первым и вторым входами блока вычисления мгновенного значения фазы и являются соответственно первым и вторым информационными входами устройства; выход блока вычисления мгновенного значения фазы подключен к первому входу блока вычисления и входу блока задержки, выход которого соединен с вторым входом блока вычитания, выход которого соединен с входом блока вычислеНия свертки, выход которого подключен к входам блока вычисления синуса и блока вычисления косинуса, выходы которых соединены свторыми входамисоответственно первого и второго умножителей, причем выход блока вычисленияфазы является. первым информационным выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет оценки модуля коэффициента корреляции, в него введены третий блок усреднения, второй блок вычисления модуля и дели" тель, выход которого является вторым информационным выходом устройства, выход первого блока вычисления модуля соединен с входом третьего блока усреднения, выход которого подключен к первому входу делителя, второй вход которого соединен с выходом второго блока вычисления модуля, первый и второй входы которого соединены с Pg выходами соответственно gepaoro u второго блоков усреднения.

2. Устройство для корреляционного анализа, содержащее первый блок вычисления модуля, блок вычисления мгновенного значения фазы, блок за- Я держки, блок вычитания, блок вычисле ния свертки, блок вычисления синуса, блок вычисления косинуса, два умножителя, два блока усреднения, блок вычисления фазы, первый и второй вхо ды которого соединены с выходами соответственно первого и второго блоко усреднения, входы которых соединены с выходами соответственно первого и второго умножителей, первые входы ко торых подключены к выходу первого блока вычисления модуля, первый и второй входы которого объединены со.ответственно с первым и вторым входами блока вычисления мгновенного значения фазы и является соответст,венно первым и вторым информационными входами устройства, выход блока вычисления мгновенного значения фазы подключен к первому входу блока вычи тания и входу блока задержки, выход которого соединен с вторым входом блока вычитания, выход которого со(единен с входом блока вычисления

1038949 свертки, выход которого подключен к входам блока вычисления синуса и бло" ка вычисления косинуса, выходы которых соединены с вторыми входами соответственно первого и второго умножи-, телей, причем выход блока вычисления фазы является первым информационным выходом устройства, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей за счет оценки модуля коэффициента кор-,. реляции с заданной дискретностью оценки,в него введены tl коммутаторов, И-1 элементов И, элемент ИЛИ, блок постоянной памяти, tt умножателей, tt блоков сравнения, третий блок усреднения, второй блок вычисления модуля, выход первого блока вычисления модуля соединен с входом третьего блока усреднения, первый и второй входы второго блока вычисления модуля соединены с выходами соответственно первого и второго блоков усреднения, причем выход третьего блока усреднения подключен к первым входам

Изобретение относится к определению характеристик узкополосных случайных процессов, предназначено для .O оперативной оценки одновременно модуля и фазы междупериодного коэффици- 5 ента корреляции периодических сигна лов при флюктуациях фазы и амплитуды сигнала и может использоваться в системах измерительной техники, связи и автоматического управления. 30

Величина модуля коэффициента корреляции позволяет судить о ширине спектра узкополосного случайного процесса, а проведенное одновременно измерение среднего набега фазы за известный интервал времени характеризует положение центральной частоты спектра на шкале частот. В частности, важное значение имеет оценка положения центральной частоты спектра на . шкале частот в корреляторах для авто-20 матизации процесса измерений.

l

Известно устройство, вычисляющее огибающую коэффициента корреляции и содержащее три входных канала, в каждом из которых имеются последова- 2 тельно соединенные множительное устройство, фильтр низкой частоты и временной квантователь, а также генератор, фазосдвигающую цепь, задержку и два вычислительных устройства поляр- 30 ного коррелятора (1) .

При вычислении огибающей коэффициента корреляции в устройстве произво. дится перемножение поступающих внешП умножителей, выход t-го (j=l,n.) коэффициента блока постоянной памяти! подключен к первому входу 4 --ro коммутатора и второму входу j -го умножителя, выход которого соединен с первым входом -го блока сравнения, второй вход которого подключен к выходу блока вычисления модуля, выход

j-ro ((=2,tt-l) блока сравнения под ключен к первому входу < -ro и второму входу (<-1)-го элемента И, выход первого блока сравнения подключен к первому входу первого элемента

И и второму входу первого коммутатора, выход которого соединен с первым входом элемента ИЛИ,.выход tt -го блока сравнения подключен к второму входу (h-l o элемента И, выход е --го. (Ф =1 П-1) элемента И соединен с вторым входом (jul)-ro коммутатора, выход которого подключен к (.+1)-му входу элемента ИЛИ, выход которого является вторым информационным выходом устройства. иих сигналов на сигналы от генерато". ра, частота которых должна быть примерно равной центральной частоте исследуемых процессов. Отсутствие оценки положения неизвестной центральной частоты спектра поступающих сигналов на шкале частот является недостатком . данного устройства.

Наиболее близким по технической сущности является фазометр среднего значения набегафазЫ,содержащий последовательно соединенные фазометр мгновенного значения, блок задержки, блок вычитания, второй вход которого соединен с выходом фазометра мгновенного значения, блок свертки и тригонометрический преобразователь, а также блок вычисления модуля, два умножителя, два блока усреднения и блок вычисления фазы, причем первый и второй выходы тригонометрического преобразователя соединены соответственно с первыми входами первого и второго умножителей, вторые входы которых соединены между собой и через блок вычисления модуля соединены с входом фазометра мгновенного значения, выходы первого и второго умножителей соответственно через первый и второй блоки усреднения присоединены к первому и второму входам блока вычисления фазы.

Устройство производит оценку набе;

ra фазы сигнала, имеющего среднюю

1038949 частоту И ц, з а выбранный интервал времени Т, устанавливаемый в блоке задержки. Для радиоимпульсных периодических сигналов с флюктуациями фазы и амплитуды эта оценка является оценкой средней фазы междупериодного коэффициента корреляции $2) .

Недостатком известного устройства является отсутствие оценки модуля коэффициента корреляции.

Цель изобретения - расширение функциональных возможностей устройства за счет дополнительной оценки модуля коэффициента корреляции сигналов при максимальном использовании имеющейся аппаратуры, а также с за-. данной дискретности оценки.

Указанная цель достигается тем, что в устройство для корреляционного анализа, содержащее первый блок вычисления модуля, блок вычисления мгновенного значения фазы, блок задержки, блок вычитания, блок вычисления свертки, блок вычисления синуса, блок вычислениякосинуса,два умножителя, два блока усреднения, блок вычисления фазы, первый и второй вхоцы которого соединены с выходами соответственно первого и второго блоков усреднения, входы которых соецинены с выходами соответственно первого и второго умножителей, первые входы которых подключены к выходу первого блока вычисления модуля, первый и второй входы которого объединены соответственно с первым и вторым входа. ми блока вычисления мгновенного значения фазы и являются соответственно первым и вторым информационными входами устройства, выход блока вычисления мгновенного значения фазы подключен к первому входу блока вычитания и входу блока задержки, выход которого соединен с вторым входом блока вычитания, выход которого соединен с .входом блока вычисления свертки, вы-. ход которого подключен к входам блока вычисления синуса и блока вычисления косинуса, выходы которых соедине" ны с вторыми входами соответственно первого и второго умножителей, причем выход блока вычисления фазы является первым информационным выходом устройства, введены третий блок усреднения, второй блок вычисления модуля и делитель, выход которого является вторым информационным выходом устройства, вйход первого блока вычисления модуля соединен с входом третьего блока усреднения, выход которого подключен к первому входу делителя, второй вход которого соединен с выходом второго блока вычисления модуля, первый и второй входы которого соединены с выходами соответственно первого и второго блоков усреднения.

В системах распознавания и адапта-, ции, как правило, производится анализ сигналов с заранее заданными свойст,вами; в частности необходимо произво дить измерение частоты сигналов с заданными значениями модуля коэффициента корреляции ° Для этого необходима оценка модуля коэффициента корреляции с заданной дискретностью, что не осуществляется в первом варианте устрой:ства.

По второму варианту в устройство I0 . для корреляционного анализа, содер,жащее первый блок вычисления модуля, блок вычисления мгновенного значения фазы, блок задержки, блок вычитания, блок вычисления свертки, блок вычисд ления синуса, блок вычисления косину-. са, цва умножателя, два блока усреднения, блок вычисления фазы, первый

;и второй входы которого соединены с .,выходами соответственно первого и второго блоков усреднения, входы которых соединены с выходами соответственно первого и второго умножителей, первые входы которых подключены к выходу первого блока вычисления модуля, первый и второй входы которого объединены соответственно с первым и вторым вхгцами блока вычисления мгновенного значения фазы и .является соответственно первым и вторым информационными входами устройства, выход блока вычисления мгновенного значения фазы подключен к первому входу блока вычитания и входу блока задержки, выход которого соединен с вторым входом блока вычитания, выход которого со-.

35 единен с входом блока вычисления .свертки, выход которого подключен к входам блока вычисления синуса и блока вычисления косинуса, выходы которых соединены с вторыми входами со4Q ответственно первого и второго умно= жителей, причем выход блока вычисления, Фазы является первым информаци. онным выходом устройства, введены П коммутаторов, )1-1 элементов И, эле45 мЕнт ИЛИ, блок постоянной памяти, умножителей, д блоков сравнения, третий блок усреднения, второй блок вычисления модуля, выход первого блока вычисления модуля соединен с входом третьего блока усреднения, первый и второй входы второго блока вычисления модуля соединены с выходами соответственно первого и второго блоков усреднения, причем выход третьего блока усреднения подключен к первым входам и умножителей, выход t --го (1=1,И) коэффициента блока постоянной памяти подключен к первому входу л-го коммутатора и второму входу y --го умножителя, выход которого соединен

9) с первым входом i -го блока сравнения, второй вход которого подключен к выходу блока вычисления модуля, выход -го (1=2,п -l) блока сравнения подключен к первому входу -го и второму входу .(1 =1)-го элемента И, 1038949 выход первого блока сравнения подклюблоки 8 усреднения, блок 9 вычислений фазы, второй блок 10 вычисления модуля, третий блок 11 усреднения, блок ,12 постоянной памяти, блок 13 вычисления косинуса, блоки 14 сравнения, 35 элементы И 15, коммутаторы 16, элемент ИЛИ 17 и умножители 18.

Устройство (фиг. 1) работает следующим образом.

Блок 1 мгновенного значения опре- 40 деляет текущую фазу входного сигнала в каждом интервале разрешения. Отсчеты задерживаются на период повторения в блоке 2 задержки и поступают на блок Э вычитания. Яа выходе блока вычитания образуются отсчеты разности фаз задержанного и незадержанного сигналов, которые преобразуются к интервалу однозначности с помощью блока 4 свертки. С блока свертки отсчеты разности фаз (5Q ) поступают на блоки 5 н 13, на выходах которых образуются сигналы вида sin A(f и casey;.

Эти сигналы подаются на первые входы умножителей 7, на вторые входы которых поступают отсчеты модуля входного сигнала U; определенные с помощью блока 6 вычисления модуля в соответствующих -ых интервалах раэ. решения,: по дальности. Полученные произведения U sin.йЦ „ и (); cos ь(. усредняются в соответствующих блоках

8 усреднения, в которых образуются

К N

60 суммы и == 0 sissy и Ug=g U

4 1 в 1 чен к первому входу первого элемента

И и второму входу первого коммутатора, выход которого соединен с первым входом элемента ИЛИ, выход П -го блока сравнения подключен к второму вхо- 5 ду (П-1)-ro элемента И, выход j -ro (i 1,ï -1) элемента И соединен с вторьм входом (+1)-ro коммутатора, выход которого подключен к (+1)-му входу элемента ИЛИ, выход которого 10 является вторьм информационным выходом устройства °

На фиг. 1 приведены функциональные схемы предлагаемого устройства.

Схема (фиг.l) содеРжит блок 1 вычисления мгновенного значения фазы, блок 2 задержки, блок 3 вычитания, блок 4 свертки, блок 5 вычисления синуса, первый блок 6 вычисления модуля, умножитель 7, первый и второй блоки 8 усреднения, блок 9 вычисления фазы, второй блок 10 вычисления модуля, третий блок 11 усреднения, делитель 12 и блок 13 вычисления косинуса.

Схема (фиг.2) содержит блок 1 вычисления мгновенного значения фазы, блок 2 задержки, блок 3 вычитания, блок 4 свертки, блок 5 вычисления синуса, первый 6 блок вычисления модуля, умножитель 7, первый и второй 30 где и — число усредняемых.отсчетов.

В блоке 9 вычисляется среднее значеи, нйе фазы по формуле ц = Сгctg—

В блоке 10 вычисление мод ля ос— ществляется по формуле М = 0 + 0 или по приближенному к ней алгоритму.

Блок ll усредняет отсчеты модуля в соответствии с алгоритмом М(= K U l

j sl и может быть выполнен аналогично бло ку 8. На выходе делителя 12 получаем оценку модуля коэффициента корреля- ции сигналов в соответствии с формулой

М =4

При реализации устройства на видеочастоте или в цифровом виде сигналы на вход устройства должны поступать в виде квадратурных составляющих A q u Ag полученных например, с двух фазовых детекторов. В этом случае блок 6 вычисления модуля аналогичен блоку 10, а блок 1 аналогичен блоку

9 вычисления фазы.

Устройство (фиг. 2) работает сле- . дующим образом.

Блоки 1-11 и 13 работают аналогично описанному для первого варианта.

Модуль М, с выхода третьего блока ll усреднения поступает на п -канальную схему. В ) -ом канале производится умножение значенияМ q в умножителе 18 на постояннуювеличину Й,поступающую из блока 12. Результат вычислений сравнивается в блоке 14 сравнения с величиной М1, поступающей иэ блока

10 на выходе блока сравнения вырабатывается сигнал "1", если

N 0 и 0, в противном случае. Сигнал 1 ™. проходит через

)-ый элемент И 15 и является разрешаемым сигналом для пропускания j -ым коммутатором 16 значения Д из блока

12, если на второй вход элемента И не поступает 1 с ()-1)-ro канала.

При сигнале 0 на втором входе коммутатора 16 íà его выходе значение

Rj равно О. Выходы всех коммутаторов объединяются на элементе ИЛИ 17, выход которого является вторым информационным выходом устройства.

Таким образом, оценка модуля коэффициента корреляции входных сигналов получается с дискретностью, заданной в блоке 12.

Таким образом, новое качество получается при относительно малом увеличении аппаратуры, а следовательно. веса, габаритов и потребляемой мощности. Кроме того, идентичность вновь вводимых блоков вычисления модуля

1038949

ВНИИПИ Заказ 6232/56 Тираж 706 Подписное

Филиал ППП "Патент", г. Ужгороду ул. Проектная, 4 и усреднения с используемыми однои менными блоками существенно упрощает инженЬрную реализацию изобретения.

Применение изобретения позволит использовать одно устройство для решения задачи вместо набора устройств, большая часть аппаратуры является общей, а многие блоки могут быть идентичниаи. Все это приводит к сникению веса, габаритов, потребляемой мощности и снижает стоимость устрой-. ства.