Псевдостохастическое устройство для деления двоичных чисел

 

ПСЕВДОСТОХАСТИЧЕСКОБ УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ДВОИЧНЫХ ЧИСЕЛ, СО-. держащее регистры делимого и делителя , первый коммутатор, первая группа входов которого соединена с выходами разрядов регистра делителя, второй коммутатор, первую и вторую группы; элементов И, выходы которых соединены соотЕзтственно с второй группой входов первого,коммутатора и первой группой входов второго коммутатора/рекуррентньй регистр сдвига,выходы разрялов которого соединены с соответствующими входами элементов И первой группы в прямой, а с входами элемен- , тов И второй группы - в обратной последовательности , первый счетчик, первый элемент И, выход которого соединен с входом первого счетчика, о т личающеес я. тем, что, с целью повышения быстродействия, оно дополнительно содержит второй счетчик, регистр, третий коммутатор, второй элемент И, элемент НЕ, вход которого соединен с выходом первого коммутатора , а выход - с первым входом первого элемента И, выходы разрядов первого счетчика соединены с входами регистра , выходы разрядов которого соединены с второй группойвходов второ-3 го коммутатора, первый и второй выхосл ды второго коммутатора соединены соответственно с вторым входом первого элемента И и с первым входом второго элемента И, выходы разрядов регистра делимого соединены с первой группой входов третьего коммутатора, йторая группа входов которого подключена к выходам первой группы элементов И, а выход соединен с вторым входом вто4 рого элемента И, выход второго элемента И Соединен с входом второго . о счетчика, выходы разрядов которого 4 ОС являются выходами устройства. vl

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1040487 A

3(5И G 06 F 7/70

Е Ъ

Р

У

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ /

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3416201/18-24 (22) 82 (46) 07.09.83. Бюл. Р 33 (72) В.М.Ерухимонич (71) Специальное проектно-конструкторское и технологическое бюро по погружному электрооборудованию для . бурения скнажин и добычи нефти Всесоюзного научно-производственного объединения Потенциал (53) 681.3(088.8) (56) 1. Яконлен B.B, и др. Стохастические вычислительные машины . Л,, Машиностроение, с,, 95-97.

2. Авторское свидетельство СССР

Р 769550, кл. G 06 F 15/36, 1978 (прототип). (54 ) (57) ПСЕВДОСТОХАСТИЧЕСКОЕ УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ДВОИЧНЫХ ЧИСЕЛ, ао-, держащее регистры делимого и делителя, первый коммутатор, первая группа входов которого соединена с выходами разрядов регистра делителя, второй коммутатор, первую и вторую группы, элементов И, выходы которых соединены соотнзтственно с второй группой входов первого коммутатора и первой группой входов второго коммутатора,ре. куррентньЖ регистр Сдвига,ныходы разрядов которого соединены с саотнетствующими входами элементов И первой группы н прямой, а с входами элемен- . тов И второй группы — в обратной последовательности, первый счетчик, первый элемент И, выход которого соединен с входом первого счетчика, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно допол-. нительно содержит второй счетчик, регистр, третий коммутатор, второй элемент И, элемент НЕ, вход которого соединен с выходом первого коммутатора,-а выход — с первым входом первого элемента И, выходы разрядов первого счетчика соединены с входами регистра, выходы разрядов которого соединены с второй группой входов второ-g го коммутатора, первый и второй выходы второго коммутатора соединены соответственно с вторым входом первого элемента И и с первым входом второго С элемента И, выходы разрядов регистра делимого соединены с первой группой Я входов третьего коммутатора, вторая группа входов которого подключена к выходам-первой группы элементов И, а ныход соединен с вторым входом вто рого элемента И, выход второго элемента И соединен с входом второго счетчика, выходы разрядов которого являются выходами устройства.

1040487

Изобретение относится к вычислительной техник может быть использованоо в различных вычислительных устройствах и н стохастических вычислительных машинах, Известно устройство для деления двоичных чисел, н котором используется датчик случайных чисел (1) ., Недос татком устройств а ян ляе тс я апнарртурная сложность и отсутствие универсальности. 10

Наиболее близким по технической сущности к предлагаемому является стохастическое устройство для деления двоичных чисел, содержащее регистр делимого, регистр делителя, рекурент- 5 ный регистр сдвига, первую и вторую .группу элементов И, первый и второй коммутаторы, элемент И, счетчик, при этом выходы разрядов рекуррентного регистра сдвига соединены с соотнет- 0 стнующими входами элементов И первой группы в прямой, а с е> îäàìè э.1ементов И второй группы — н обратной последовательности, выходы элементов И первой группы соединены с второй груп-25 пой входов первого коммутатора, а выходы элементов И второй группы соединены с нторой группой входов второго коммутатора, первая группа входон первого коммутатора присоединена к выходам регистра делителя, выход эле- мента И соединен с входом счетчика.

Для выполнения операции деления осуществляется преобразование двоичных чисел н псевдослучайные последовательности, генерируемой датчиком случайных чисел. Структура схемы известного устройства является неизменной при любом значении делителя, что обеспечивает его универсальность (2).

Однако при требуемой точности по- 40 рядка 2 " вычисление частного произ водится за (2 -1) тактов, что может л 2 оказаться неприемлемым в быстродействующих вычислительных устройствах.

Цель изобретения — повышение быст-g5 родействия.

Поставленная цель достигается тем, что псевдостохастическое устройство для деления двоичных чисел, содержащее регистры делителя и делимого, первый коммутатор; первая группа входов которого соединена с выходами разрядон регистра йелителя, второй коммутатор, первую и вторую группы элементов И, выходы которых соединены соответственно с второй группой 55 входов первого коммутатора и первой группой входов второго коммутатора, рекуррентный регистр сднига, выходы разрядов которого соединены с соответствующими входами элементов И пер-60 вой группы в прямой, а с входами элементов И второй группы - в обратной последовательности, первый счетчик, первый элемент И, выход которого соединен с входом первого счетчика, до- 65 полнительно содержит второй .счетчик, регистр, третий коммутатор, второй элемент И, элемент НЕ, вход которого соединен с выходом первого коммутатора, а выход — с первым входом первого элемента И, выходы разрядов первого счетчика соединены с входами регистра, выходы разрядов которого сов-„ динены с второй группой входов второго коммутатора, первый и второй выходы второго коммутатора соединены соответственно с вторым входом первого элемента И и с первым входом второго элемента И, выходы разрядов регистра делимого соединены с первой группой входов третьего коммутатора, вторая группа нходон которого подключена к выходам первой группы элементов И, а выход соединен с нторым входом второго элемента И, выход второro элемента И соединен со входом второго счетчика, выходы. разрядов которого являются выходами устройства.

-На чертеже представлена блок-, схе- ма устройства.

Схема содержит регистр 1 делимого, регистр 2 делителя, рекуррентный регистр 3 сдвига, первую 4 и вторую 5 .группы элементов И, первый 6, второй

7 и третий 8 коммутаторы, первый 9 и второй 10 элементы И, первый 11 и второй 12 счетчики, регистр 13, элемент НЕ 14.

Выходы разрядов регистров делимого 1 и делителя 2 соединены с первыми группами входов соответственно третьего 8 и первого 6 коммутаторов.

Выходы разрядов рекуррентного регистра 3 сдвига соединены с.соответствукщими входами элементов И первой группы 4 в прямой, а с входами эле-. ментов И второй группы 5 — в обратной последовательности. Выходы первой группы 4 элементов И соединены с вторыми группами нходов первого 6 и третьего 8 коммутаторон, а выходы второй группы 5 элементов И соединены с перной группой входов второго коммутатора 7. Выход первого коммутатора 6 через элемент КЕ 14 соединен с первым входом первого элемента И 9,, второй вход которого совди" нен с первым выходом второго комму- . татора 7, а выход соединен с входом первого счетчика 11. Выходы разрядов первого счетчика 11 совдиненй с входами регистра 13, выходы разрядов которого соединвны с второй группой входов второго коммутатора.7. Второй выход второго коммутатора 7 соединен с первым входом второго алвмвнта И 10, второй вход которого соединен с выходом третьего коммутатора 8, а выход совдинвн с входом второго счетчика 12.

Устройство работавт следукщим образом.

1040487

В предлагаемом устройстве реали-, зуется вычисление степенного ряда

=A+A(1-В)+А(1-В) +.-.+Я("-8) 1 (")4

2 tl, который при А, ВЕ(0,1) и В 1/2 отоб- ражает частное A/B с погрешностью, не превышающей 2 . Перед началом и вычислений производится нормализация двоичных кодов делимого и делителя, разряды регистра 13 устанавли- 10 ваются в единичные состояния., первый

ll и второй 12, счетчики обнулены. С момента подачи тактовых импульсов на шину сдвига рекуррентного регист- ра 3 на выходах каждого его разряда образуются псевдослучайные последовательности (М-последовательности) =: импульсов, которые поступают на входы элементов И групп 4 и 5. С выхо- дов которых последовательности, имеющие математические ожидания, пропорциональные 2- (ус=1, 2..., n) поступают на вторые входы коммутаторов, 6 - 8 первые входы которых подключе- ны соответственно к выходам разрядов регистра 2 делителя, регистра 13 и регистра 1 делимого. На выходах коммутаторов образуются псевдослучайные последовательности, математические ожидания которых пропорциональны соответственно значениям делителя В, 3P регистра 13 делимого A. Последовательность с выхода элемента НЕ 14, подКлюченного к коммутатору 6, и последовательность с выхода коммутатора .

7, коэффициент взаимной корреляции 35 которых порядка 2 ", поступают на входы элемента И 9 ° В первой итера- ции элемента И 9 образуется последо- вательность с математическим ожиданием, пропорциональным 1-В, которая декодируется первым счетчиком 11 за время, равное периоду М-последовательности, т.е. за 2"-1 тактов . Одновременно последовательности с выходов коммутаторов 7 и 8, также именицие коэффициент взаимной корреляции 2 и, поступают на входы элемента И 10. На выходе элемента 10 образуется последовательность с математическим ожиданием, пропорциональным A которая декодируется п-разрядным счетчиком 12 за (2"-1) тактов. Через (2 -1) тактов работы содержимое счетчика 11 переписывается в регистр 13, счетчик

1l обнуляется и в устройстве выполняется следукицая итерация..

В счетчике 11 и регистре 13 через .каждые 2 -1 тактов образуются двоичи» ные коды. чисел (1-В), где к - номер итерации. Одновременно в счетчике .12 накапливается сумма чисел, каждое нз которых равно А(1 В) ", т.е. реализуется степенной ряд (1) .

Через (л+1) итераций,. т.е. через (n+1) (2"-1) тактов частное A/Br вы численное с погрешностью порядка 2 ", воспроизводится в счетчике 12. Применение в предлагаемом устройтве узлов и связей между ними позволило повысить быстрддействие дели2 тельного устройства в Ь " раз rio

n+ сравйению с прототипом йри сохранении заданной точности 2 ".

ВНИИПИ Заказ 6930/53

Тираж 706 Подписное

Филиал ППП "Патент", г.ужгород, ул. Проектная,4