Вероятностное устройство для решения конечно-разностных уравнений

Авторы патента:

G06F7/70 - с помощью стохастической последовательности импульсов, т.е. случайно возникающих импульсов, средняя частота повторения которых представляет числа

ВЕРОЯТНОСТНОЕ УСТРОЙСТВО ЛШ1 РКИЕНИЯ KOHE fflO-РАЗНОСТНЫХ УРАВНЕНИЙ , содержащее первый триггер, единичный вход которого является пусковым входом устройства, первый элемент И, первый вход которого соединен с единичным выходом первого триггера, генератор тактовых импульicoB , выход которого соединен с вторым входом первого элемента И, первый элемент 1ШИ, первый вход которого подключен к пусковому входу устройства , элемент задержки, выход которого соединен с вторым входом первого элемента 11ПН, счетный регистр, первый вход которого является входом установки начального адреса устройства , а первый выход соединен с нулевым входом первого триггера и является выходом окончания счета устройст ва, второй элемент И, первый вход которого соединен с вторым выходом счетного регистра, а второй вход соединен с выходом первого элемента ШШ, первый регистр, первый вход которого соединен с выходом второго элемента И, второй регистр, управляемый вероятностный

СОЮЗ СОВЕТСНИХ

Р4

РЕСПУБЛИН

0Ю 0И

3(Я) G 06 F 7 70

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГПФ (21) 3362112/18-24 (22) 10.12.81 (46) 30.10.83. Бюл. Ф 40 (72) В.А. Песошин и В.В. Софронов (71) Казанский ордена Трудового

Красного Знамени авиационный институт им. А.Н. Туполева (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

Р 477418, кл. Q 06 г 15/32, 1976.

2 ° Авторское свидетельство СССР

1г 888119, кл. Сг 06 Т 7/70, 1982 (прототнп). (54)(57) ВЕРОЯТНОСТНОЕ УСТРОЙСТВО

ДЛЯ РЕИЕНИЯ КОНЕЧНО-РАЗНОСТНЫХ УРАВНЕНИЙ, содержащее первый триггер, единичный вход которого является пусковым входом устройства, первый эле-. мент И, первый вход которого соединен с единичным выходом первого триггера, генератор тактовых имнуль;сов, выход которого соединен с вто» рым входом первого элемента И, первый элемент ИЛИ, первый вход которого подключен к пусковому входу устройства, элемент задержки, выход которого соединен с вторым входом перного элемента ИЛИ, счетный регистр, первый вход которого является входом установки начального адреса устройства, а первый выход соединен с нулевым входом первого триггера и является выходом окончания счета устройства, второй элемент И, первый вход которого соединен с вторым выходом счетного регистра, а второй вход сое-, динен с выходом первого элемента

1ЦП1, первый регистр, первый вход которого соединен с выходом второго элемента И, второй регистр, управляемый вероятностный (1 "n) -полюсник, .первый вход которого является входом размерности исследуемой области устройства, второй элемент ИЛИ, первый вход которого соединен с первым. выходом управляемого вероятностно- го (1-п)-полюсника, третий элемент

ИЛИ, первый вход которого подключен к пусковому входу устройства, четвертый элемент ШН1, первый вход которого соединен с выходом второго элемента ИЛИ, второй триггер, единичный вход которого подключен к пусковому входу устройства, формирователь импульсов записи и формирователь им пульсов чтения, входы которых соеди- Я иены с выходом первого элемента И ®

|первый переключатель, выход которого соединен с входом сброса первого триггера, блок постоянной памяти, выход которого является входом задаггия закона распределения устройства, второй переключатель, первый вход которого соединен с выходом блока постоянной памяти, а выход соеди нен с вторым входом управляемого вероятностного (1"п)-полюсника, блок оперативной памяти, первые вход и выход которого являются соответственно информационным входом и информационным выходом устройства, группу регистров, вход и выход которых соединены с вторыми соответственгго выходом и входом блока оперативной нолти, а выход первого регистра группы соединен с вторым входом второго переключателя, третий элемент И, выход которого соединен с входом второго регистра группы, чет.вертый и пятый элементы И, первый генератор псевдослучайных чисел, шес105 той элемент И, выход которого соеди" нен с входом первого генератора псев ,цослучай»»ых чисел, блок усреднения, первый вход которого соединен с единичным выходом второго триггера, второй вход соединен с нулевым выходом второго триггера, третий и четвертый входы соединены с выходами соответ" ственно.второго и третьего регистров группы, а первый выход соединен с первь»»» входом третьего элемента И, седьмой элемент И, первый вход кото*рого соединен с вторым выходом блока усреднения, второй вход подкпючен к пулевому выходу второго триггера, а выход соединен с входом третьего регистра группы, первый управляемый счетчик, первый управляющий вход которого является входом задания требуемого числа испытаний устройства, а выход соединен с входом первого переключателя и вторым входом счетного регистра, третий триггер, нулевой вход которого подключен к выходу первого управляемого счетчика, восьмой элемент И, выход которого соединен с единичным входом третьего триггера и третьим входом блока оперативной памяти, третий переключатель, второй управляемый счетчик, выход которого соединен с входом третьего переключателя, девятый элемент И, первый вход которого соединен с выходом четвертого регистра группы, а второй вход подключен к нулевому выходу второго триггера, десятый элемент И, первый вход которого подключен к выходу второго элемента HJIH а второй вход подключен к пулевому выходу второго триггера, одиннадцатый элемент И, первый вход которого соединен с нулевым выходом третьего триггера, второй вход соединен с выходом девятого элемента

И, а выход соединен с вторым управляющим входом первого управляемого счетчика, третий управляемый счетчик, »ервь»й управляющий вход которого подI ключен к входу задания требуемого числа испытаний устройства, второй управляющий вход подключен к выходу девятого элемента И, первый выход соединен с входом четвертого регист" ра группы, а второй выход соединен

У с вторым входом третьего элемента И, шифратор, вход которого подключен к второму выходу третьего управляемого счетчика, а выход соединен с входом, пятого регистра группы, дешифратор, вход которого соединен с выходом пятого регистра группь», а выход соединен с вторым входом второго элемента ИЛИ, выход формирователя импульсов чтения соединен с четвертым входом блока оперативной памяти, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно дополнительно содержит второй генератор псевдослучайных чисел, третий регистр, четвертый триггер, двенадцатый, тринадцатый, четырнадцатый, пятнадцатый, шестнадцатый, семнадцатый и восемнадцатый элементы И, пятый и шестой элементы ИЛИ, элемент

HF. причем вход второго регистра является входом установки числа шагов устройства, а выход соединен с первым входом пятого элемента И„ выход которого соединен с управляющим входом второго управляемого счетчика, первый вход двенадцатого элемента И, вторые входы пятого элемента И и третьего элемента ИЛИ и вход элемента HE подключены к выходу второго элемента HJIH выход третьего переключателя соединен с вторым входом четвертого элемента ИЛИ и. единичным входом четвертого триггера, нулевой вход которого соединен с выходом третьего элемента ИЛИ, а выход соединен с первым входом четвертого элемента

И, выход четвертого элемента И соединен с третьим входом четвертого элемента I»IH, выход которого соединен с »»улевым входом второго триггера, единичный выход второго триггера соединен с первыми входами шестого, тринадцатого и пятнадцатого элементов

И, а нулевой выход соединен с первы- ми входами восьмого, четырнадцатого и шестнадцатого элементов И и вторым входом двенадцатого элемента И, выход формирователя импульсов записи соединен с вторь»»»и входами четвертого, шестого и восьмого элементов

И, выход элемента НЕ соединен с третьими входами шестого и восьмого элементов И, выход шестого элемента И соединен с счетньпч входом второго управляемого счетчика и первым входом семнадцатого элемента И, второй вход которого соединен с выходом первого генератора псевдослучайных чисел, а выход соединен с первым входом шестого элемента

HIIH, выход второго генератора псевдослучайных чисел соединен с первым входом восемнадцатого элемента

И, второй вход которого подключен

„105 к выходу восьмого элемента Ц, а выход соединен с вторым входом шестого элемента ИЛИ, выход шестого элемента

ИЛИ соединен с третьим входом управляемого вероятностного (1-п)-полюсника, второй выход управляемого вероятностного (1"n)-полюсника соединен с вторыми входами тринадцатого и четырнадцатого элементов И, выход второго элемента И соединен с первым входом третьего регистра, выходы тринадцатого и четырнадцатого элемен-, тов И соединены с вторыми входами соответственно первого и третьего

f539 регистров, выходы которых соединены с вторыми входами соответственно пятнадцатого и шестнадцатого элементов И, выходы пятнадцатого и шестнадцатого элементов И соединены соответственно с первым н вторым входами пятого элемента ИЛИ, выход которого соединен с пятым входом блока оперативной памяти, выход двенадцатого элемента И соединен с входом элемента задержки, выход десятого элемента И соединен со счетным входом первого управляемого счетчика.

S !

Изобретение относится к вычисли-

I тельной технике и может быть использовано для решения дифференциальных уравнений в частных производных, аппроксимированных конечно-разностными уравнениями.

Известно вероятностное устройство для решения конечно-разностных уравнений, которое содержит линии задержки, логические схемы, блок оперативной памяти, соединенный с регистром информации, подключенным выходами значений функции к входу накапливающего сумматора, блок вероятност-ного блуждания, выходы которого сое-. динены с выходами регистра блуждания, счетчик числа испытаний, блок анализа, выходы которого соединены с выходами признака регистра информации, счетик поиска и хранения внут" ренних узлов сеточной области Я .

Недостатком этого устройства является невысокое быстродействие.

Наиболее близким к предлагаемому по технической сущности является вероятностное устройство для решения конечно-разностных уравнений, содержащее блок оперативной памяти, первый вход которого является информационным входом, а первый выход вЂ” информационным выходом устройства, регистр информации, вход и выход об-. щей информации которого соединены соответственно с вторыми входом и выходом блока оперативной памяти, блок постоянной памяти, вход которого является входом задания закона распределения устройства, процессор, первый вход которого является входом установки степени точности устройства, первый триггер, единичный вход которого является пусковым входом устройства, генератор тактовых импульсов, первый элемент И, первый вход которого соединен с единичным выходом первого триггера, а второй вход вЂ” с выходом генератора тактоBblx импульсов, счетный регистр, первый вход которого является входом начального адреса, а первый выход является выходом окончания счета уст. ройства и соединен с нулевым входом первого триггера, первый переключа-. тель, выход которого соединен с входом сброса первого триггера, а вход с вторым входом счетного регистра, второй элемент И, первый вход которого соединен с вторым выходом счетного регистра первый элемент ИЛИ, выход которого соединен с вторым входом второго элемента И, а первый вход - -с единичным входом первого триггера, первый элемент задержки, выход которого соединен с вторым входом первого элемента i88f, первый регистр, л рвый вход которого соединен с выходом второго элемента И, а выход вЂ” с третьим входом блока оперативпой памяти, управляемый вероятностный (1-n)-полюсник, первый вход задания размерности которого является входом размерности исследуемой области устройства, а адресный выl051539

15 ход соединен с вторым входом первого регистра, второй переключатель, пер- вый вход которого соединен с выходам информации вероятностей перехода регистра информации, . а выход вЂ” с вхо-. дам задания закона распределения управляемого вероятностного (1-и)-полюспика, третий элемент И, выход которого соединен с входом информации начальцых и граничных условий регистра информации, блок усреднения, выход текущей суммы которого соеди нен с первым входом третьего элемента И, первый информационный входвЂ” с выходом информации начальных и граничных условий, общий информационный выход вЂ” с вторым входом про.4 цессора, первый управляемый счетчик, первый выход которого соединен с тре- тьим входом процессора; а первый уп-, равляющий вход - c выходом процесса- 20 ра, второй управляемый. счетчик, управляющий вход которого,является входам установки числа шагов устройства, третий переключатель, вход которого соединен с выходом второго управляемого счетчика, шифратор, выход .которого соединен с входом информации положения узла регистра информации, дешифратор, вход которого соединен с выходом информации положения узла 30 регистра информации, второй элемент

ИЛИ, первый вход -которого .соединен с выходам дешифратара, второй входвЂ” с сигнальным выход управляемого ве- роятностного .(1"п)-палюсника, а третий вход вЂ” с выходом третьего нереключателя, генератор псевдослучайных чисел, второй регистр, формирователь импульсов чтения, формирова, тель импульсов записи, третий управ- 40 ляемый счетчик, второй и третий триг. геры, четвертый и пятый переключатели, четвертый, пятый,.шестой, седьмой„ восьмой, девятый, десятый и одиннадцатый элементы И, третий и четвертый элементы ИЛИ и второй эле-, мент задержки, причем единичный вход в горога триггера подключен к пусковому входу устройства и соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с вы50 ходом четвертого элемента И, а выход вЂ” с первым входом пятого элемента И, выход пятого элемент И соединен с входам второго регистра, выход которого соединен с nepabIM входом 55 .шестого элемента И, выход шесзога элемента И, соединеН с первым входам генератора псевдослучайных чисел, первый выход которого соединен с вероятностным входом управляемого вероятностног0 (1-о) вЂ” полюсника, à ВТо рой выход вЂ” с вторым входом пятого элемента И, единичный выход второго триггера соединен с первым входом четвертого элемента И и с первым управляющим входом блока усреднения, выход накопленной суммы которого соединен с первым входом седьмого

1 элемента И, нулевой выход второго триггера соединен с вторым управляющим входом блока усреднения, с вторыми входами шестого и седьмого элементов И и с первыми входами восьмоI

ro девятого и десятого элементов И, . выход первого элемента И соединен с входами формирователя импульсов записи и формирователя импульсов чтения, выход формирователя импульсов записи соединен с вторым входом генератора псевдослучайных чисел и вторым входом восьмого элемента И выход которого соединен с четвер.гым входом блока .онеративнай памяти и единичным входом третьего триггера, нулевой выход третьего триггера соединен с первым входом одиннадцатого элемента И, выход которого соединен с вторым управляющим входом первого управляемого счетчика, второй выход первого управляемого счетчика соединен с нулевым входом третьего триггера и вторым входом счетного регистра, выход формирователя импуль="": чте-ния соединен с пятым входом блока оперативной памяти с счетным входом второго управляемого счетчика, выход второго элемента ИЛИ соединен с вторым входом десятога элемента И, с входом первого элемента задержки и с входами четвертого и пятого переключателей, выход четвертого переключателя соединен с нулевым входом второго триггера и с входом второго элемента задержки, выход которого соединен с вторым входом четвертого элемента И и -c третьим входом шестого элемента И, выход пятого переключателя соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходам десятого элемента И, а выход вЂ” с счетным входом первого управляемого счетчика, выход информации количества траекторий регистра информации соединен с вторым входом девятого элемента И, выхоД которого соединен с вторым входом одиннадцатого элемента И и пер1051539 вым управляющим входом третьего управляемого счетчика, второй управляюВ этом устройстве для решения указанных задач моделируются случайные блуждания для попацания на границу исследуемой области. При этом при ре". шенин параболических уравнений за. один просчет получается приближенное решение только для одной точки, что существенно увеличивает объем вычислений для получения приближен- ного решения параболического уравне. ния цо всех точках сеточной области: и снижает быстродействие устройства.

Цель изобретения - повышение быстродействия. 36

Поставленная цель достигается тем, что вероятностное устройство для ре" щения конечно-разностных уравнений, содеражщее первый триггер, единичный вход которого является пусковым входом устройства, первый элемент И, первый вход которого соединен с .единичным выходом первого триггера, генератор тактовых импульсов, выход которого соединен с втерым входбм

Г первого элемента И, первый элемент

ШП4, первый вход которого .подключен к пусковому входу устройства, элемент задержки, выход которого соединен с вторым входом первого элемента

ИЛИ, счетный регистр, первый вход которого является :.входом .установки . начального адреса устройства, а первый выход соединен с нулевым входом первого триггера и является выходом окончания счета устройства, второй элемент И, первый вход ;которого сое динен с вторым выходом счетного регистра, а второй вход соединен с вы» ходом первого элемента ИЛИ, первый регистр, первый вход которого соединен с выходом второго элемента И, второй регистр, управляемый вероят ностный (1-n) -полюсник, первый вход

55 щий вход третьего управляемого счетчика соединен с выходом .процессора, первый выход с входом информации 5 количества траекторий регистра информации„ а второй выход вЂ” с входом шифратора и вторым входом третьего элемента И, выход информа. ии накопленной суммы весов регистра информации соединен с вторым информацион-. ным входом усреднения, а вход инфорг мации накопленной- суммы весов ре.гистра информации вЂ” с выходом седьмого элемента И )2) .

15 которого является входом размернб тИ исследуемой области устройства, второй элемент ИЛИ, первый вход которого соединен с первым выходом управляемого вероятностного (1"n)-полюсника, третий элемент ИЛИ, первый вход которого подключен к пусковому входу устройства, четвертый элемент

1ЦП1, первый вход которого соединен

1 с выходом второго элемента ИЛИ, второй триггер, единичный вход кото-. рого подключен к пусковому входу ,устройства, формирователь импульсов записи и формирователь импульсов чте- ° ния, входы которых соединены с выходом первого. элемента И, первый переключатель, выход которого соединен с входом сброса первого триггера,. блок постоянной памяти,. вход которого является входом задания закона распределения, устройства, второй переключатель, первый вход которого соединен с выходом блока постоянной -памяти, а выход соединен с вторым входом управляемого вероятностного (1-n)-полюсника, .блок оперативной памяти, первые вход и выход которого являются соответственно информационным .входом и информационным выходом устройства, группу регистров, вход и выход которых соединены с вторыми соответственно выходом и входом блока оперативной памяти, а выход первого регистра группы соединен с вторым входом второго переключателя, третий элемент И, выход которого соединен с входом второго регистра группы, четвертый и .пятый элементы И, первый ,генератор псевдослучайных чисел, шестой элемент И, выход которого соедис-. нен .с.входом первого генератора псевдослучайных чисел, блок усреднения первый вход которого соединен с единичным выходам второго триггера, .второй вход соединен .с нулевым выходом второго триггера, третий и четвертый входы соединены с выходами соответственно второго и третьего регистров группы, а первый выход соединен с первым входом третьего элемента И, седьмой элемент И, первый вход котог рого о цинен с вторым выходом блока усреднения, второй вход подключен к нулевому выходу второго триггера, а выход соединен с входом третьего регистра группы, первый управляеьяай счетчик, первый управляющий вход ко,торого является входом задания тре:буемого числа испытаний устройства, 1051539 а выход соединен с входом первого переключателя и вторым входом счетного регистра, третий триггер, нуле° вой вход которого подключен к выходу первого управляемого счетчика, восьмой элемент И, выход которЬго соединен с единичным входом третьего триггера и третьим входом блока оперативной памяти, третий переключатель, второй управляемый счетчик, 10 выход которого соединен, с входом третьего переключателя, девятый элемент И, первый вход которого соединен с выходом четвертого регистра группы, а второй вход подключен к ну- 15 левому выходу второго триггера, десятый элемент И, первый вход которого подключен к выходу второго элемента EIH, а второй вход подключен

F; нулевому выходу второго триггера, одиннадцатый элемент И, первый вход которого соединен с нулевым выхо-. дом третьего триггера, второй вход соединен с выходом девятого элемента

И, а выход соединен с вторым управляющим входом первого управляемого счетчика, третий управляемый счетчик, первый управляющий вход которого подключен к входу задания требуемого числа испытаний устройства, второй управляющий вход подключен к выходу ! -, девятого элемента. И, первый выход соединен с входом четвертого регистра группы, а второй выход соединен . с вторым входом третьего элемента И, 35 шифратор, вход которого подключен к второму выходу третьего управляемого счетчика, а выход соединен с входом пятого регистра группы, дешифратор, вход которого соединен с выходом пятоro регистра группы, а выход соединен с вторым входом второго элемента ИЛИ, выход формирователя импульсов чтения соединен с четвертым входом блока оперативной 45 памяти, дополнительно содержит второй генератор псевдослучайных чисел, третий регистр, четвертый триггер, двенадцатый, тринадцатый„ четырнад. цатый, пятнадцатый, шестнадцатый, семнадцатый и восемнадцатый элемен" ты И, пятый и .шестой элементы ИЛИ, элемент НЕ, причем вход второго ре. гистра является входом установки

- числа шагов устройства, а выход соединен с первым входом пятого элемента И, выход которого соединен с управляющим входом второго управляемого счетчика, первый вход двенадцатого элемента И, вторые входы пятого элемента И и третьего элемента ИЛИ .и вход элемента HE подключены к выхо. дч второго элемента ИЛИ, выход третьего переключателя соединен с вторым входом четвертого элемента ИЛИ и единичным входом четвертого триггера, нулевой вход которого соединен с выходом третьего элемента ИЛИ, а выход соединен с первым входом четвертого элемента И, ьыход четвертого элемента И соединен с третьим входом четвертого элемента ИЛИ, выход.которого соединен с -нулевым входом второго триггера, единичный выход второго триггера соединен с первыми входами шестого, тринадцатого и пятнадцатого элементов И. а нулевой выход соединен с первыми входами восьмого, четырнадцатого и шестнадцатого элементов И и вторым входом двенадцатого элемента И, выход формирователя импульсов записи соединен с вторыми входами четвертого, ыестого и восьмого элементов И, выход элемента HE соединен с третьими входами шестого и восьмого элементов

И, выход шестого элемента И соединен с счетным входом второго управляемого счетчика и первым входом семнадцатого элемента И, второй вход которого соединен с выходом первого генератора псевдослучайных чисел, а выход соединен с первым входом шестого элемента ИЛИ, выход вт рого reператора псевдослучайных чисел соединен с первым входом восемнадцатого элемента И, второй вход которого подключен к выходу восьмого элемента И, а выход соединен с вторым входом шестого элемента ИЛИ, выход шестого элемента ИЛИ соединен с третьим входом управляемого вероятностного (1"n)-полюсника, второй выход управляемого вероятностного (1-и)-полюсника соединен с вторыми входами тринадцатого и четырнадцатого элементов

И, выход второго элемента И соединен с первым входом третьего регистра, выходы тринадцатого и четырнадцатого элементов И соединены с вторыми входами соответственно первогo и третьего регистров, выходы которых соединены с вторыми входами соответственно пятнадцатого и шестнадцатого элементов И, выходы пятнадцатого и шестнадцатого элементов И соединены соответственно с первым и вторым вхо" дами пятого элемента ИЛИ, выход кото"

9 1051 рого соединен с пятым входом блока оперативной памяти, выход двенадцатого элемента И соединен с входом элемента задержки, выход десятого элемента И соединен с счетнь|и входом первого управляемого счетчика.

На фиг. 1 вЂ” приведена блок-схема устройства; на фиг. 2 вЂ” временные диаграммы работы устройства.

Устройство имеет пусковой вход ), !О вход 2 установки числа шагов, второй регистр 3, третий элемент НпН

4, выход 5 окончания счета, первый триггер 6, генератор 7 тактовых импульсов, первый элемент И 8, пятый !5 элемент И 9, третий переключатель 10, четвертый элемент HJIH ll, четвертый триггер 12, четвертый элемент И )3, первый. переключатель !4, формирователь !5 импульсов чтения, элемент 20 задержки 16, двенадцатый элемент И

17, второй управляемый счетчик 18, второй триггер 19, формирователь 20 импульсов записи, элемент HF 21, вход 22 установки начального адреса, 25 счетный регистр 23, первый элемент

HJIH 24, второй элемент И 25, тринадцатый элемент И 26, четырнадцатый элемент И 27, шестой элемент И 28, .первый генератор 29 псевдослучайных

,чисел, восьмой элемент И 30, второй генератор 31 псевдослучайных чисел,, первый регистр 32, пятнадцатый элемент И 33, пятый элемент ИЛИ 34, третий регистр 35, шестнадцатый элемент И 36, семнадцатый элемент И 37, шестой элемент HJIH 38, управляемый вероятностный ()-n)-полюсник 39, восемнадцатый элемент И 40, второй элемент ИЛИ 41, десятый элемент. И 42, 40 вход 43 размерности исследуемой области, вход 44 задания закона распределения, блок 45 постоянной памяти, второй переключатель 46, информационный вход 47, информационный выход

48, блок 49 оперативной памяти, группа 50 регистров информации, тре" .тий элемент И 51, блок 52 усреднения, третий триггер 53, седьмой элемент

И 54, девятый элемент И 55, третий управляемый счетчик 56, одиннадцатый элемент И 57, первый управляемый счетчик 58, шифратор 59, дешифратор

60, вход 61 задания требуемого числа испытаний.

Единичные входы первого 6 и второ 55

ro 19 триггеров соединены с пуско-.. вым входом 1 устройства и с первыми входами первого 24 и третьего 4 эле539 10 ментов HJIH нулевой вход первого триггера 6 соединен с выходом 5 окончания счета устройства и с первым выходом счетного регистра 23, единичный выход первого триггера подключен к первому входу первого элемвнта И

М, второй вход которого соединен с выходом генератора 7 тактовых импульсов, выход первого элемента И 8 соединен с входами формирователя 15 импульсов чтения и формирователя

20 импульсов записи, первый вход счетного регистра 23 является. входом 22 начального адреса устройстIsa, а второй вход соединен с входом

,первого переключателя 14, с нулевым входом третьего триггера 53 и выходом первого управляемого счетчика 58, первый вход управляемого вероятностного (1-n}-полюсника 39 является входом 43 размерности исследуемой облас- ти устройства, а второй вход соединен с выходом второго переключателя

46, вход блока 45 постоянной памяти является входом 44 задания закона распределения устройства, а выход соединен с первым входом второго переключателя 46, первый вход блока

49 оперативной памяти является информационным входом 47 устройства; а первый выход вЂ” информационным выходом 48 устройства, первые управляюшие входы первого 58 и третьего

56 управляемых счетчиков соединены с входом 61 задания требуемого числа испытаний устройства, вход и выход группы 50 регистров соединены соответственно с вторыми выходом и входом блока 49 оперативной памяти, выход первого переключателя 14 саединен с входам сброса первого триггера 6,. второй выход счетного регистра 23 соединен с первым входом второго элемента И 25, второй вход

1 которого соединен с выходом первого элемента ИЛИ "4, а выход вЂ” с первыми входами первого 32 и третьего 35 регистров, выход элемента 16 задержки соединен с вторым входом первого элемента ИЛИ 24, второй вход второго". переключателя 46 соединен с выходом -.. ðâoão регистра группы 50, выход третьего элемента И 5) соединен с входом второго регистра группы 50, а второй вход соединен с вторым выходом третьего управляемого счетчика 56 и с входом шифратора 59, первый выход блока 52 усреднения соединен с первым входом третьего элемен1051539 12 та И 51, третий вход - с выходом второго регистра группы 50, а четвертый вход вЂ” с выходом третьего регистра группы 50, вход третьего переключателя 10 соединен с выхопом второго управляемого счетчика IÉ, выход . шифратора 59 соединен с.входом пято. го регистра группы 50, выход которого подключен к входу дешифратора 60, первый вход второго элемента ИЛИ 41 16 соединен с первым выходом управляемо го вероятностного.(1-n)-полюсника, 39, а второй вход вЂ” с выходом дешифратора 60, выход шестого элемента 28 ,И соединен с входом первого генера,тора 29 псевдослучайных чиеел, еди-, ничный выход второго триггера 19 соединен с первым входом блока 52 усреднения, второй выход которого соединен с первым входом седьмого 2О элемента И 54, нулевой выход второго триггера 19 соединен с вторым входом блока 52 усреднения и .с вторыми входами седьмого 54, восьмого 30; девятого 55 ° десятого 42 элементов . 2

И, выход формирователя .:20 импульсов записи соединен с первым входом восьмого элемента И 30, выход которого соединен с третьим входом блока 49 оперативной памяти и единичным входом третьего триггера 53, нулевой выход третьего триггера 53 соединен с первым входом одиннадцатого элемента И 57, выход которого соеди.нен с вторым управляющим входом первого управляемого счетчика 58, выход формирователя 15 импульсов чтения соединен с четвертым входом блока 45 оперативной памяти, выход второго элемента .ИЛИ 41 соединен с первым входом десятого элемента И 42 выход четвертого регистра группы 50 соединен с первым входом десятого элемента И 55, выход которого соеди-, нен с вторым управляюшим входом третьего управляемого счетчика 56 и с вторым входом одиннадцатого элемента И 57, первый выход третьего управляемого счетчика 56 соединен с входом четвертого регистра группы

S0 выход седьмого элемента И 54 соединен с входом третьего регистра группы 50, вход второго регистра 3 является входом 2 установки числа шагов устройства, а выход соединен с первым входом пятого элемента И 9, 55 второй вход которого подключен к пер" вому входу двенадцатого элемента И

17, к второму входу третьего элемента ИЛ1 4, к входу элемента HE 2Г и к выходу второго элемента ИЛИ 41, выход третьего элемента ИЛИ 4 соединен с нулевым Входом четвертого триггера 12, единичный вход которо-о под;.:..-ючен к выходу третьего переключа-. теля 10 и к ьторому гходу четвертого элемента ИЛИ 11,, первый вхсд четвертого элемента И 13 соединен с единичным выходом четвертого триггера 12, а второй вход с выходом формирователя 20 импульсов записи и с вторым входом шестого элемента

И 28, выход четвертого элемента И

13 подключен к третьему входу третьего элемента ИЛИ 4, выход пятого элемента И 9 соединен с управляющим входом второго управляемого счетчика 18, счетный вход которого подключен к выходу шестого элемента И

28 и к первому входу семнадцатого элемента И 37, выход элемента НЕ 21 соединен с третьими входами шестого 28 и восьмого 30 элементов И, выход двенадцатого элемента И !7 подключен к входу элемента." 16 задержки, а второй вход вЂ” к нулевому выходу второго триггера 19 и к первым вхо-, дам четырнадцатого 27 и шестнадцатого 36 элементов И, первый вход шестого элемента И 28 соединен с единичим выходом второго триггера 19 и с первыми входами тринадцатого 26 и пятнадцатого 33 злементав И., второй выход управляемо"î вероятностного (1-й)-полюсника 39 подключен к второму входу тринадцатого элемента И 26 и к второму входу четырнадцатого элемента И 27, а третий вход вЂ” к вы" ходу шестого элемента ИЛИ 38, выход тринадцатого элемента И 26 соединен с вторым входом первого регистра 32, выход которого подключен к второму входу пятнадцатого элемента Й 33, выход четырнадцатого элемента И 27 соединен с вторым входом третьего регистра 35, первый вход которого соединен с выходом второго элемента

И 25, выход третьего регистра 35 подключен к первому входу шестнадцатого элемента И 36, выход которого соединен с вторым входом пятого элемен" та ИЛИ 34, выход пятнадцатого элемента И 33 соединен с первь|м входом пятого элемента ИЛИ 34, выход которого подключен к пятому входу блока 49 оперативной памяти, первый вход семнадцатого элемента И 37 соединен с выходом первого генератора 29 псевдо13 1051 случайных чисел, а выход вЂ” с пер-.. вым входом шестого элемента-ИЛИ 38, первый. вход восемнадцатого элемента

И 40 соединен с выходам второго гене- ратора 31 псевдослучайных чисел, 5 второй вход вЂ” с выходом восьмого элемента И 30 и с входом второго генератора 31 псевдослучайных. чисел, а выход вЂ” с вторым входом шестого элемента ИЛИ 38, выход десятого эле- .>р мента И 42 подключен к счетному входу первого управляемого счетчика 58.

Назначение элементов устройства следующее.

На пусковой вход 1 от внешнего формирователя подается сигнал "Начало счета"; на вход 2 установки числа шагов также от внешнего формирователя подается сигнал для установки числа шагов и последующего его 2р

Фиксирования во второму регистре 3; с выхода 5 окончания счета-поступает ,Ф с гнал "Окончание счета!! ° с помощью первого триггера 6 .осуществляется пуск и остановка устройства; генера- .25 тор 7 тактовых импульсов задает временную сетку работы устройства; первый переключатель 14 используется при решении задачи для одного узла или для нвскольких узлов исследуемой области; третий переключатель

10 включается при. решении параболических уравнений; формирователь 15 импульсов чтения служит для такти- . рования выборки информации из блока

49 оперативной памяти.в регистры группы 50; второй -управляемый счетчик 18 осуществляет подсчет числа

1 шагов траектории случайного блужда- ния; второй триггер 19 управляет

- режимами первого и второго проходов траектории блуждания; формирователь 20 импульсов записи служит для тактирования работы первого 29 и второго 31 генераторов псевдослучай- . ных.чисел, переноса информации из регистров группы 50 в блок 49 оперативной памяти и сброса третьего триггера 53; на вход 22 установки начального адреса от внешнего формирователя поступает сигнал выборки начального адреса; счетный регистр

23 фиксирует адрес исследуемого узла области; первый 32 и третий 35 регистры состоят из реверсивных счетчиков координат, обеспечивают воз- M можность решения задач в одно-, двух- и трехмерных областях и используются в режимах, соответственно, 539 14 первого и второго прохода траектории блуждания; управляемый вероят. ностный (1"и)-полюсник 39 предназначен для вероятностного преобразования информации и реализации с помощью псевдослучайных чисел абакана блуждания частицы по узлам сеточной области; на вход 43 размерности исследуемой области от внешнего формирователя подается сигнал установки размерности исследуемой области путем переключения выходов управ.ляемого вероятностного (1- n)-полюс. ника 39; на вход 44 задания закона распределения также от внешнего формирователя подается сигнал задания закона . распределения блуждания частицы по узлам сеточной области; в блоке 45 постоянной памяти хра.нятся значения вероятностей пере ходов из .исследуемого узла в сосед- ние узлы; на информационный вход

47 от внешнего формирователя поступают сигналы значений законов вероят- . ностных переходов, начальных и граничных условий, признаков внешних, 1граничных и. внутренних узлов; с информационного выхода 48 выдаются ре зультаты решения; группа 50 регист- ров предназначена для органиэации обмена анализируемой и результирующей информации; по виду информации, заносимой в регистры группы, их можI на разделить на пять регистров: содержимое.первого определяет вероят,.ности переходов из данного узла в соседние, содержимое второго вЂ” начальные и граничные условия, содержимое третьего формируется и используется при повторном проходе траекторий и определяет накопленную сумму весов по всем траекториям, про;шедшим через данный узел, содержимое . четвертого формируется во время пбв.торного прохода и определяет коли- чество траекторий, прошедших через данный узел, содержимое пятого определяет принадлежность данного узла к внутренней части области, границе или внешней части области. Блок 52

1усреднения предназначен для получения

\ средне о арифметического "веса" по траекториям, начинающимся с узла, для которого находится решение;,третий триггер 53 управляет коррекцией числа испытаний для каждой новой .стартовой точки, кроме первой; тре;тий управляемый счетчик 56 предназ начен для подсчета числа траекторий, 15 10515 прошедших через данный узел, и для

t обеспечения точно М испытаний для исследуемого узла; первый управляемый счетчик 58 обеспечивает посторое* ние точно N траекторий из данного узла; шифратор 59 предназначен для выработки кода ll, соответствующего признаку граничного узла и маркировки.этим кодом узлов, для которых найдено решение дешифратор 60 1и осуществляет дешифрирование последних двух разрядов пятого регистра группы 50 с целью фиксирования окончания построения одной траектории, когда последняя попадает на границу; на вход 61 задания требуемого числа испытаний от внешнего формирователя подается сигнал для установки требуемого числа испытаний. Nyp@$, Предлагаемое устройство обеспечивает воэможность решения конечноразностных уравнений как эллиптического, так и параболического типов способом накопления .информации, т.е. в режиме двойного прохода траектории блуждания. При этом способе каждая траектория случайного блуждания используется для получения оценки решения задачи в различных точках сеточной области одновременно. Воспроизведение траектории случайного блужЗО дания осуществляется с помощью второго генератора псевдослучайнйх чисел, который идентичен nepsoMY генератору и перед началом .работы устройства находится s одинаковом с ним состоя- Э5 нии.

Работа устройства, реализующего ускоренный вариант решения уравнений параболического типа методом последовательного сокращения размерности системы для случая плоской задачи, происходит следующим образом.

После ввода исходных данных в блок .49 оперативной памяти по ииформацион45 ному входу 47, установки начального адреса (х;, у;) в счетном регистре

23 по входу 22, установки начального адреса занесения числа шагов блужда. ния К во второй регистр 3 и во второй счетчик 18 (для упрощения цепь первоначальной установки К в счетчик

18 на фиг. 1 не показана) по входу . 2„ установки числа шагов, задания размерности исследуемой области по входу 43 размерности исследуемой области, установки N p $, по входу 61 задания требуемого числа испытаний в счетчики 56 и 58 и включения тре39 16 тьего переключателя 10 на пусковой вход 1 устройства подается сигнал

"Начало счета" (фиг, 2а), который переводит первый 6 и второй 19 триггеры в единичное состояние, а четвертый триггер 12 вЂ” в нулевое состояние, осуществляет через элементы

ИЛИ 24 и И 25 перенос координат начального узла Р (х;, у; ) из счетного регистра 23 в первый 32 и третий

35 регистры. Тактовые импульсы от генератора 7 тактовых импульсов начинают поступать через элемент И 8 на формирователь 15 импульсов чтения, формирующий импульсы чтения от переднего фронт а тактовых импульсов, и на формирователь 20 импуль- сов записи, формируюший импульсы записи от заднего фронта тактовых импульсов (фиг. 2а). Координаты стартового узла из первого регистра 32 через элементы И ЗЗ и ИЛИ 34 поступают в блок 49 оперативной памяти, где возбуждают соответствующую ячейку. По импульсу чтения из блока 49 оперативной памяти "читываетсл информация, относящая"я к данному узлу Р(х,, y<), в соответствующие регистры группы 50. Из второго регистра группы 50 в блок 52 усреднения поступает начальное значение функции в данном узле. Одновременна из первого регистра группы 50 через второй переключатель 46 в (1 "n)-полюсник 39 считывжотся значения вероятностей перехода узла

Р(х,, ;) в соседние узль . В соответствии с этими вероятностями начинается построение траектории блуждания: по импульсу записи, поступающему с выхода формирователя 20 через элемент И 28 на вход первого генератора 29, последний формирует псевдо- ! случайное число, в соответствии с которым на одном иэ выходов (1-п)вЂ” полюсника 39 появляется сигнал, определяющий направление перемещения траектории. В результате в следующем такте в первом регистре 32.будет новый адрес вЂ” адрес узла соседнего со стартовым. Далее процесс построения траектории блуждания повторяется аналогично описанному. Блужцание по траектории заканичивается, если дешифратор 60 зафиксирует признак граничного. узла. Траектория может закончиться не только на границе, но .и в том случае, если она попала в условное поглощающее состояние

1051539

18 с внутреннего узла, фиксируемое (1-n)-полюсником. Во всех этих случаях сигнал "Конец траектории" с выхода элемента ЮШ 41 через элемент

ИЛИ 11 поступает на счетный вход триггера 19, устанавливая его н нулевое состояние, соответствующее режиму управления вторым проходом траектории.

Накопленная к концу первого прохода в блоке 52 сумма является "веcoN данной траектории для стартовой точки. Для всех промежуточных узлов траектории "вес" определяется в процессе повторного прохода этой траектории.

При решении параболических уравнений возможны следующие режимы управления вторым проходом трактории блуждания.

В первом режиме первый проход траектории заканичивается за число шагов меньшее или равное К либо на границе, либо в поглощающей точке сеточной области и, как описывалось выше, триггер 19 устанавливается в нулевое состояние. При этом возбуждаются элементы И 27, 30 и 36, обеспечивающие управление вторым проходом траектории с помощью третьего регистра 35 и второго генератора 31 псевдослучайных чисел. Воспроизведение траектории осуществляется аналогично ее первому проходу, только в этом случае чтение информации из блока 49 в регистры группы 50 по адресу текущего узла траектории чередуется с записью вычисленного в блоке 52 "веса" этой траектории для данного узла (фиг. 2б).

10 l5

Во второй режим управления вторым проходом устройство переходит по сигналу с выхода счетчика 18, фиксирующего прохождение траекто45 рией блуждания К шагов. При этом триггер 19 устанавливается в нулевое состояние, а триггер 12 вЂ” в единичное состояние, обеспечивая через элементы И 13 и ИЛИ 11 подачу импульсов записи на счетный вход триггера 19 (фиг. 2в). Таким образом, осуществляется управление поочередным за каждый такт построением траектории как в первом, так и во втором проходах до попадания. траектории в первом проходе либо на границу, либо в поглощающий узел. После это ,реализуетсв первый режим управления вторым проходом траектории блужда.ния.

После окончания второго прохода каждой траектории происходит увеличение на единицу содержимого счетчика 58 по сигналу с выхода элемента

KIH 4l через И 42 триггер 19 устанавливается в единичное состояние и адрес начального узла с помощью элементов 17, 16, 24, 25 переписывается из счетного регистра 23 в ре.гистры 32 и 35. Далее моделируется новая траектория из стартовой точки, осуществляется ее повторный проход и т.д.

После переполнения счетчика 56 вычисление функции для стартового

I узла заканичивается. Накопленный при этом по Ктре траекториям вес из третьего регистра группы 50 передается в блок 52, где происходит определение среднего арифметическоИ 1t

ro веса по И рею траекториям. Полученное значение функции через элемент И 54 переписывается во второй регистр группы 50, одновременно шифратор 59 изменяет содержимое пятого регистра группы 50, определяя узел ,Р(х, у;) как граничный, затем возбуждается адрес блока 49 и числовая информация из регистров группы 50 переписывается в блок -49 по указанному адресу. В дальнейших вычислениях узел Р(х,, у; ) уже будет выступать в качестве граничного. После пере.полнения счетчика 58, последний формирует сигнал "Конец испытаний", переводящий триггер 53 в нулевое состояние и увеличивающий на единицу содержимое счетного регистра 23.

Таким образом, после окончания вто» рого прохода в N тре испытании для стартового узла Р(x;, у„ ) в регистры 32 и 35 поступят координаты новой стартовой точки P(x, у ) по сигналу

„ и Й

"Конец траектории, задеиржанному элементом 16 задержки. После обхода всех узлов исследуемой области на выходе счетного регистра 23 появляется сигнал "Окончание счета", устанавливающий триггер 6 в нулевое состояние. Прн этом результирующая информация из блока 49 выводится либо на печать, либо з универсальную ЭВМ.

Предлагаемое устройство обладает следующими техническими преимуществами по сравнению с прототипом: оно имеет больпое быстродействие при решении параболических уравнений за

19 1051 счет использования двойного прохо-. да траектории блуждания с накоплением "веса" этой траектории для всех промежуточных узлов. Таким образом, при выборе промежуточных узлов в качестве стартовых значительно сокрашается время моделирования за счет имеюцегося в этих узлах задела по траектории. При рассмотрении всей области это дает значительное сокра- 1б щение объема вычислительных затрат при решении параболических уравнений !

- по сравнению с методом последова-, тельного сокращения размерности снс1 темы, выполняемом в базовом объекте в один проход траектории. Оценка эффективности (Эф) применения алгоритма с накоплением информации для решения укаэанных задач, по сравнению с классическим апгоритмои прямого блужданид, определяется выра- . е жением Эф вЂ”,у вЂ”, где K > вЂ” средняя длина траектории случайного блужда ния, 105) 539

1051539

Составитель О. Майоров

Реактор Е. Папп Техоед А.Ач Корректор.В. Бутяга

Заказ 86р7 48 Тираж 706 Подписное

ВНКЩИ Государственного комитета СССР по делам изобретений и открытий

113035 Иосква Ж-35 Раушская наб. д. 4/5 ч- 6

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4