Устройство для детектирования фазоманипулированных сигналов

 

1. УСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ, содержащее блок синхронизации и управления , выходи которого подключены к управляющим входам блока,вычисления разности фаз и многоканального коррелятора, выходы которого соедиН(ены с однит входами блока вычисления разности фаз, выходы которого под- . -ключены к входам блока подстройки фаз, выход которого соединен с входом реверсивного счетчика, выходы которого подключены к входам цифрового блока памяти, выходы которого соединены с другими входами блока вычисления разности фаз, выходы которого подкгаочены к входам декодера разнесенных сигналов, отличающееся тем, что, с целью повышения помехоус-тойчивости при когерентном приеме, введены измеритель разнесенных сигналов , коммутатор, компаратор, накопитатель разнесенных сигналов, декодер суммарного сигнала, логический сумматор, переключающий блок, инвертор , арифметический сумматор и последовательно соединенные блок выбора основного сигнала и запоминающий бло1 выходы которого подключены к одним входам логического сумматора, выходы которого соединены с одними входакш переключающего блока и арифметического сумматора и с входом инвертора, выход которого подключен к другому входу переключающего блока, выход которого соединен с другим входом арифметического сумматора, соответст вующие входы которого соединены с дополнительными выходами реверсивного счетчика и с входами ксялмутатора , выходы которого подключены к дополнительным входам цифрового блока памяти, при этом выходы блока вычисленияразности фаз подключены к входям накопителя разнесенных сигналов и измерителя разнесенных сигИалов , выход которого подключен к входам блока выбора основного сигнала и компаратора, выход которого сое динен .с соответствующим входом коммутатора , причем выходы накопителя % разнесенных сигналов подключены к входам декодера суммарного сигнала а выход измерителя разнесенных сигналов соединен с соответствующим вхо дом накопителя разнесенных сигналов, причем шлходы декодера разнесенных сигналов соединены с соответствующими входами запоминающего блока и логического сумматора. 2. Устройство по п.1, о т л и- Г) ч а ю щ е е с я тем, что измери тель разнесенных сигналов состоит э из трех выпрямителей, вычитающего блока, операционного усилителя, инРО вертора, трех резисторов, диода и блока обратных связей, KOTojart соединен с операционным усилителем, :о вход которого соединен с одними выводами резисторов и анодом диода, катод которого соединен с другим выводом первого резистора и с выходом инвертора, к входу которого подключен выход первого выпрямителя, вход которого соединен с выходом вычитающего блока, входы которого соединены с другими выводами второго и третьего резистору и с выходами второго и третьего выпрямителей, входы которых являются входами измерителя разнесенных сигналов,Выходом которого является выход операционного усилителя.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) З(51) Н 04 Ь 27/22

ОПИСАНИЕ ИЗОБРЕТЕНИ,—

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3414259/18-09 (22) 25.03.82 (46) 15.09.83. Бюл.))34 (72) И.П. Панфилов (71) Одесский электротехнический институт связи им. А.С. Попова (53) 621.396.62(088.8) (56 ) 1. Авторское свидетельство СССР

788047с кл. Н 04 Ь 27/22, 1978 °

2. Авторское свидетельство СССР

)) 733117, кл. Н 04 L 27/22, 1977 (прототип) . (54)(57) 1. УСТРОЙСТВО ДЛЯ ДЕТЕКТИ-

РОВАНИЯ ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ, содержащее блок синхронизации и управления, выходы которого подключены к управляющим входам блока вычисления разности фаз и многокайального коррелятора, .выходы которого соедине ны с одними входами блока вычисления разности фаз, выходы которого подключены к входам блока подстройки фаз, выход которого соединен с входом реверсивного счетчика, выходы которого подключены к входам цифрового блока памяти, выходы которого соединены с другими входами блока вычисления разности фаэ, выходы которого подклю= чены к входам декодера разнесенных сигналов, о т л и ч а ю ut е е с я тем, что, с целью повышения помехоустойчивости при когерентном приеме, введены измеритель разнесенных сиг- . налов, коммутатор, компаратор, накопитатель разнесенных сигналов, декодер суммарного сигнала, логический сумматор, переключающий блок инвертор, арифметический сум)атор и последовательно соединенные блок выбора основного сигнала и запоминающий блок, выходы которого подключены к одниМ входам логического сумматора, выходы которого соединены с одними входамипереключающего блока и арифметичес- кого сумматора и с входом инвертора, выход которого подключен к другому входу переключающего блока, выход которого соединен с другим входом арифметического сумматора, соответствующие входы которого соединены с дополнительными выходами реверсивного счетчика и с входами коммутатора, выходы которого подключены к дополнительным входам цифрового блока памяти, при этом выходы блока вычисления разности фаз подключены к вход и накопителя разнесенных сигналов и измерителя разнесенных сигналов, выход которого подключен к входам блока выбора основного сигнала и компаратора, выход которого соединен .с соответствующим входом коммутатора, причем выходы накопителя разнесенных сигналов подключены к входам декодера суммарного сигнала а выход измерителя разнесенных сигналов соединен с соответствующим входом накопителя разнесенных сигналов, причем выходы декодера разнесенных сигналов соединены с соответствую° Ф щими входами запоминающего блока и логического сумматора.

2. устройство по п.1, о т л и- ч а ю щ е е с я тем, что измеритель разнесенных сигналов состоит из трех выпрямителей, вычитающего блока, операционного усилителя, инвертора, трех резисторов, диода и блока обратных связей, который соединен с операционным усилителем, вход которого соединен с одйими выводами резисторов и анодом диода, катод которого соединен с другим выводом первого резистора и с выходом инвертора, к входу которого подключен выход первого выпрямителя, вход которого соединен с выходом вычитающего блока, входы которого соединены с другими выводами второго и третьего резистора и с выходами второго и третьего выпрямителей, входы которых являются входами измерителя разнесенных сигналов, выходом которого является выход операционного усилителя.

1042203

3. Устройство по п.1, о т л и ч а ю щ е .е с я тем, что блок выбора основного сигнала состоит из после» довательно соединенных триггера, элемента И, элемента памяти и компаратора, второй вход и выход которогосоединены соответственно с вторым входом элемента памяти и с входом триггера, при этом вход элемента памяти является входом блока -выбора основного сигнала, выходом которого является выход элемента И.

Изобретение относится к технике передачи дискретных сообщений по каналам связи.

Известно устройство для детектирования фазоманипулированных сигналов, работа которого основана на применении когеретного способа детектирования сигналов, содержащее многоканальный коррелятор, декодер, два блока вычисления разности фаз, сумматор, анализатор настройки, накопитель и постоянные запоминающие элементы (1

3 ды которого соединены с одними входами блока вычисления разности фаз,. выходы которого подключены к входам блока подстройки фаз, выход которого

5 соединен с входом реверсивного счетчика, выходы которого подключены к входам цифрового блока памяти, выходы которого соединены с другими входами блока вычисления разности фаз, выходы

)0 которого подключены к входам декодера разнесенных сигналов, введены измеритель разнесенных сигналов, коммутатор, компаратор, накопитель разнесенных сигналов, декодер суммарного сигнала, логический сумматор, переключающий блок, инвертор, арифметический сумматор и последовательно соединенные блок выбора основного сигнала И запоминающий блок, выходы которого подключены к одним входам логического сумматора, выходы которого соединены с одними входами переключающего блока и арифметического сумматора и с входом инвертора, выход которого подключен к другому входу переключающего блока, выход которого соединен с другим входом арифметического сумматора, соответствующие входы которого соединены с дополнительными выходами реверсивного счетчика и с входами комчута3О тора, выходы которого подключены к дополнительным входам цифрового блока памяти, при этом выходы блока вычисления разности фаз подключены к входам накопителя разнесенных сигналов и из35 мерителя разнесенных сигналов, выход которого подключен к входам блока выбора основного сигнала и компаратора, выход которого соединен с соответствующюн входом коввнутатора, прячем вы40 ходы накопителя разнесенных сигналов подключены к входам декодера суммарного сигнала, а выход измерителя разнесенных сигналов соединен с соответствующим входом накопителя раз4 несеяных сигналов, причем выходы декодера разнесенных сигналов соединены с соответствующими входами запоминающего блока и логического суьвлатора.

Недостатком известного устройства является низкая достоверность иэ-за неопределенности опорного колебания.

Наиболее близкиМ к изобретению по техническому решению является устройство для детектирования фазоманипулированных сигналов, содержащее блок синхронизации и управления, выходы которого подключены к управлякнаим вхо дам блока вычисления разности фаэ и многоканального коррелятора, выходы которого соединены с одними входами блока вычисления разности фаэ, выходы которого подключены к входам блока подстройки фаэ, выход которого соединен с входом реверсивного счетчика выходы которого подключены

2 к входам цифрового блока памяти, вы-. ходы которого соединены с другими входами блока вычисления разности фаэ, выходы которого подключены к входам декодера разнесенных сигналов (2g .

Однако это устройство имеет низкую помехоустойчивость при когерентном приеме.

Цель изобретения - повышение помехоустойчивости при когерентном приеме.

Цель достигается тем, что в устройство для детектирования фазоманипу лированных сигналов, содержащее блок синхронизации и управления, выходы которого подялючены к управляяиаим входам блока вычисления разности фаз

«и многоканального коррелятора, выхо4. Устройство по п.1, о т л ич а ю щ е е с я тем, что накопитель разнесенных сигналов, состоит иэ двух оптронов и двух интеграторов, входы которых соединены с одними выводами резисторов соответствующих оптронов, аноды светодиодов которых объединены, при этом выходы интеграторов являются выходами накопителя разнесенных сигналов, входами которого являются аноды светодиодов оптронов и другие выводы резисторов.оптронов.

1042203

Измеритель разнесенных сигналог остоит из (фиг,2) первого,, второго, третьего выпрямителей 19-21 соотетственно первого, второго, и треьего резисторов 22-24 соответствено, диода 25, операционного усилитея 2б, вычитающего блока 27, инвер- ора 28 н блока 29 обратных связей.

Блок выбора основного сигнала сос- тоит из (фиг.3) элемента 30 памяти, триггера 31, элемента 32 И и компаратора 33.

Накопитель разнесенных сигналов состоит из .(фиг.4) первого оптрона

34, в состав которого входят резистор 35 и светодиод Зб, двух интеграторов 37 и 38 и второго оптрона 39, в состав которого входят резистор

40 и светодиод 41. устройство работает следующим образом.

Сигнал, поступающий на один или несколько входов устройства состоит из набора разнесенных сигналов. Эти сигналы могут состоять из нескольких групп разнесенных канальных сигналов, причем разнесение может быть выполнено как по частоте (передача н прием одних и тех же сигналов на разных частотах), так и по антеннам (прием одних и тех же сигналов а разные, разнесенные в пространстве антенны) . Здесь рассматривается работа устройства применительно к риему только одной группы разнесенных по частоте сигналов. Обработку нескольких групп (набора) разнесенных сигналов производят либо набором аналогичных устройств, либо огранииваются использованием набора многоканальных корреляторов, а дальнейшую обработку производят путем разделения во.времени.

Группа разнесенных по частоте канальных сигналов обрабатывается в. многоканальном корреляторе 1 путем вычисления .корреляции принимаемых сигналов с опорными колебаниями приемника (не показан), фаза которых не связана с фазами опорных колебаний передатчика (не показан) . Напря- жения Х и Y которые формируются на выходах мйогоканального коррелятора 1, представляют собой проекции канальных сигналов на опорные колебания приемника. Для получения напряжений, соответствующих проекциям канальных сигналов на опорные колебания передатчика 5 „ и 5„,в блоке .

2 вычисления разности фаз производится пересчет проекций по алгоритму, 5„= Хcosq+Уsin ср

j 5> =Xs nq- (соэ(у, где — сдвиг фазы межцу опорными колебаниями передатчика и приемника.

Значения Co& щ и 51h(p определяются в результате подстройки, пРи

Измеритель разнесенных сигналов состоит из трех выпрямителей, вы- . с читающего блока, операционного усии лителя, инвертора, трех резисторов, в диода и блока обратных связей, кото- т рый соединен с операционным усилите- 5 н лем, вход которого соединен с одни- л ми выводами резисторов и анодом дио- т да, катод которого соединен с другим выводом первого резистора и с выходом инвертора, к входу которого 10 подключен выход первого выпрямителя, вход которого соединен с выходом вычитающего блока, входы которого соединены с другими выводами второго и третье- 15 го резисторов и с выходами второго и третьего выпрямителей, входы которых являются входами измерителя разнесенных сигналов, выходом которого является выход операционного . 20 усилителя.

Блок выбора основного сигнала состоит из последовательно соединенных триггера, элемента И, элемента памяти и компаратора, второй вход 25 и выход которого соединены соответственно с вторым входом элемента памяти и с входом триггера, при этом вход элемента памяти является входом блока выбора основного сигнала, вы-... ходом которого является выход элемента И.

Яакопитель разнесенных сигналов состоит из двух оптронов и двух интеграторов, входы которых соединены с одними выводами резисторов соответ- 5 ствующих оптронов, аноды светодиодов которых объединены, при этом выходы интеграторов являются выходами. накопителя рази сенных сигналов, входами которых являются аноды свето-- 40 диодов оптронов и другие выводы резисторов оптронов.

На фиг.1 представлена структурная электрическая схема предлагаемого . устройства, на фиг.2 — измеритель . 45 разнесенных сигналов, вариант выполнения на фиг.3 » блок выбора основного сигнала, вариант выполнения на фиг.4 - . накопитель разнесенных сигнАлов, вариант выполнения. 50

Устройство для детектирования фазоманипулированных сигналов содержит многоканальный коррелятор 1, блок

2 вычисления разности фаз, цифровой блок 3 памяти, блок 4 подстройки Фаз> декодер 5 разнесенных сигналов, измеритель б разнесенных сигналов,на копитель 7 разнесенных сигналов, . декодер 8 суммарного сигнала, блок 9 . выбора основного сигнала, компаратор

3.0, запоминающий блок 11, логический 60 сумматор 12, инвертор 13, переключающий блок 14, арифметический сумматор 15, реверсивный счетчик 16,, коммутатор 17, блок 18 синхронизации и управления. 65

1042203 чем подбираются аргументы у (опорные фазы так, чтобы абсолютные ве« личины Б» и Бу были равны между собой.

Сложение разнесенных сигналов можно производить только после устранения неопределенности значений опорных фаз. Для этого сопоставляются между собой пары символов (дибиты), полученные в результате декодирования разнесенных сигналов и произ- lO водится коррекция опорных фаэ так, чтобы устранить взаимную неопределен ность начальных фаз канальных сигналов.

Устранение взаимной неопределеннос" 5 ти позволит осуществить сложение разнесенных сигналов при когерентном способе приема и тем самым повысить помехоустойчивость.

Для устранения взаимной неопределенности начальных фаз разнесенных сигналов в предлагаемом устройстве выявляется иэ всех разнесенных сигналов сигнал, имеющий наибольшее превышение над помехой (основной 25 сигнал). Для этого производится измерение превышения полезного сигнала над помехой для всех разнесенных сигналов. Измеренные значения превышений используются прежде всего для ыявления основного из разнесенных сигналов и для формирования команды разрешения коррекции, причем коррекция начальной фазы каждого из разнесенных сигналов производится только в том случае, если измеренное значение превышения полезного сигнала над помехой указывает на достаточно малую вероятность ошибки при декодировании. Кроме того, измерение значений превышения позво- 40 ляет осуществить в предлагаемом устройстве взвешенное сложение разнесенных сигналов, обеспечивающее дополнительное увеличение помехоустойчивости при воздействии узкополосных 5 помех.

Принцип работы измерителя разнесенных сигналов (принцип измерения пре» выаения сигнала над помехой) основан на. том (фиг.2),что после подстройки 5О опорных фаэ, абсолютные значения напряжения õ и 5у равны между собой.

Поэтому различие между абсолютными значениями этих напряжений служат мерой помехи. За сигнал принимается сумма абсолютных величин этих напряжений. Такой метод дает смещенную оценку.

Расчеты показывают, что при отсутствии полезного сигнала, если на входе устройства присутствует только помеха, средйее значение суммы абсолютных значений 5„ и 5 приблизительно в 4 раза больше среднего значения абсолютной величины их разности.

Поэтому для получения несмещенной 65 оценки в измерителе производится вычитание из суммы !5к м )5@) абсолютной величины учетверенной разности Ык I- I8p J °

Абсолютные величины 5»:и Бу формируются вторым и третьим выпрямителями 20 и 21, на входы которых значения

5» и 5у поступают иэ блока вычисления разности фаз. Суммирование производится сумматором-усреднителем, выполненным на базе операционного усилителя

26, Величины первого и второго резисторов 23 и 24 равны между собой. Разность абсолютных величин 5» и Ьу формируется вычитающим блоком 27. Затем в первом выпрямителе 19 формируется абсолютная величина разности, инвертируется инвертором 28, и поступает на первый резистор 22. Величина этого резистора в 4 раза меньше равных между собой резисторов 23 и 24, Операционный усилитель 2б имеет блок

29 обратных связей, в котором накапливаются средние значения величин

l êl+l5yl 4Il5»l->5 )l

Из указанного ясно, что эти средние значения близки к нулю если йолезного сигнала нет, а при наличии полезного сигнала, указанная величина тем больше, чем больше превышение сигнала над помехой.

Диод 25 служит для быстрого отслеживания импульсных помех.

Блок 9 выбора основного сигнала ,(фиг.3) предназначен для того, чтобы записать в запоминающий блок 11 (фиг.1) символы того из разнесенных сигналов, у которого наибольшее превыаение сигнала над помехой.

На вход блока 9 поочередно поступают напряжения выхода измерителя разнесенных сигналов, величины которых пропорциональны превышению разнесенных сигналов над помехой.

В начале интервала обработки первого из разнесенных сигналов триггер

31 импульсом от блока управления (не показан) на один из входов "Установка единицы" переводится в состояние "1" и подает разрешение на один из входов элемента 32 И. На второй вход этого элемента И подается импульс разрешения во время второй половины интервала обработки каждого из канальных сигналов. Во время присутствия этого разрешающего импульса формируется разрешающий импульс на выходе элемента 32 И, по которому через элемент

30 памяти производится запись символов первого из разнесенных сигналов в запоминающий блок 11. В конце интервала обрабОтки триггер 31 импульсом по шине "Сброс" переводится в нулевое состояние.

Затем в начале обработки второго из разнесенных сигналов компаратор

33 производит сравнение превышения. 1042203

На втором цикле производится коррекция опорных фаз и накопление разнесенных сигналов. второго сигнала с превышением первого сигнала, ранее записанном в элементе

30 памяти. Если превышение второго сигнала больше превышения первого сигнала то разрешающее напряжение с выхода компаратора устанавливает триггер 31 в состояние "1". В этом случае дальнейший процесс аналогичен предыдущему. Если же превышение вто рого сигнала меньше превьыения первого тогда компаратор 33 не выдает раэ- 1О решения на перезапись и в элементе

30 памяти и запоминающем блоке 11 остаются параметры первого сигнала.

Нетрудно понять, что в конце цик- ла обработки всех разнесенных сигна- 15 лов в запоминающем блоке записываются символы того из разнесенных сигналов, у которого наибольШее превышение полезного сигнала над помехой.

Накопитель разнесенных сигналов . gp (фиг.4) служит для взвешенного сложения разнесенных сигналов. Накопле- . ние сигналов производится в интеграторах 37 и 38. Интегрирующимй резисторами служат резисторы 35 и 40 оптро- 2 нов 34 и 39.

Перед началом каждого цикла накопления разнесенных. сигналов производится сброс интеграторов °

Проекции разнесенных сигналов 6 и 5> подаются на входы оптронов 34 и 39.и накапливаются в интеграторах.

Ток заряда зависит как от входного сигнала, так и от резисторов оптройов

Интервалы накопления каждого иэ разнесенных сигналов одинаковы. поэ-тому вес учета каждого из них пропорционален резистору оптрона, а следовательно, определяется напряжением на входе, соединенном с анода- 40 ми светодиодов 36 и 41 оптронов

34 и 39. Следует особо отметить,. что если напряжение на входе оказывается меньше, чем напряжение источника соединенного с катодами свето- 45 диодов оптронов, тогда ток через светодиоды не протекает и этот сигнал из разнесенных сигналов не учитыва-... ется. Поэтому напряжение источника соединенного с катодами светодиодов; является порогом разрешения учета каждого из разнесенных сигналов.

В общих принципах работы устройства показано, что на выходе .блока .вы- числения разности фаз формируются проекции разнесенных сигналов 5ya gp в координатах передатчика с неопре- деленностью начальных фаз, кратной Й.

Сложения разнесенных сигналов можно производить только после устранения взаимной неопределенности началь- ® ных фаэ разнесенных сигналов. Для этого выделяется основной сигнал, имеющий наибольшее превышение полез- . ного сигнала над помехой, и затем устраняется неопределенность опорных g5 фаэ всех других разнесенных сигнал относительно основного сигнала.

Для устранения этой неопределенности определяется. логическая сумма символов основного сигнала и символов каждого из разнесенных сигналов (поразрядная сумма по модулю два) . Эта операция производится в логическом сумматоре 12 (фиг.1) . Эта сумма перекодируется инвертором 13 и переключающим блоком 14 и поступает на соответствующие входы арифметического сумматора 15. Он осуществляет прибавление в.дза старших разряда опорных фаэ целых чисел (от 0 до 3), соответствующих разнице между опорными фазами основного сигнала и одного иэ разнесенных сигналов. Однако. коррекция разрешается только в том случае если на данной посылке вероятность ошибки корректируемого разнесенного сигнала достаточно мала. Возможность коррекции контролируется коммутатором 17, подключающим к ° цифровому блоку 3 памяти старшие разряды реверсивного счетчика 16 либо непосредственно, либо через арифметический сумматор 15. Команда разрешения коррекции вырабатывается. компаратором 10, который сравнивает.величину превышения полезного сигнала над помехой, сформированной в измерителе разнесенных сигналов 6 с заданным порогом, Процесс демодуляции каждой посылки разнесенных сигналов производится двумя циклами. При этом дважды за посылку иэ памяти многоканального коррелятора 1 сканируются и обрабатываются в блоке 2 проекции всех разнесенных сигналов.

На первом цикле производится деко" дирование всех разнесенных сигналов детектором 5. При этом измеритель 6 разнесенных сигналов выдает последовательно во времени значения превышений полезного сигнала над помехой на вход блока 9. Блок 9 выбора основного сигнала разрешает запись симво-. лов разнесенных сигналов в запоминающий блок 11 в том случае если превышение очередного из разнесенных сигналов над помехой выше, чем у всех ранее обработанных сигналов. В конце первого Цикла в запоминающем блоке

11 записываются символы того Ь разнесенных сигналов„ у которого наи- большее превышение полезного сигнала над помехой. На первом цикле перезапись опорных фаз в цифровой " блок 3 памяти запрещена, а накопитель 7 разнесенных сигналов находится в состоянии сброса, т.е. производится разряд интеграторов.

1042203

Таким образом, эффективность применения предлагаемого устройства заключается в повышении качества, т.е.. в уменьшении числа ошибок при передаче дискретной информации, и в Облегчении поиска диапазона частот для связи между корреспондентами, Пуд ь символы основного сигнала равны 01, что соответствует фазе 3 )2, а.символы корректируемого сигнала равны 11, что соответствует фазе У., Логическая сумма символов равна 10, Поскольку в старшем разряде логичес кой суммы сток" 1, то переключающий блок 14 переключается в нижнее положение и происходит инвертирование младшего разряда логической суммы, На вход арифметического сумматора l0

15 поступает код 1Х, он прибавляет эту величину к старшим разрядам кода опорной фазы, что соответствует изменению опорной фазы на 3 Я /2.

На такую же величину изменяется на- 15 чальная фаза корректируемого сигнала. Новое значение начальной фазы (после коррекции) равно г, < к=2.

Величина кратная 2Ô отбрасывается, начальная фаза корректируемого сигнала становится равной начальной фазе основного сигнала.

Пусть символы основного сигнала как и прежде равны 01, а символы кор- . ректируемого сигнала равны 00, что соответствует фазе О, Логическая сумма равна 01. В старшем разряде здесь

О, поэтому символы поступают на вход 30 арифметического сумматора 15 без перекодирования. Код старших разрядов опорной фазы изменяется на величину

01 и начальная фаза корректируемого сигнала увеличивается на и /2, т.е. становится равной начальной фазе основного сигнала.

Аналогично происходит коррекция при других сочетаниях символов основнОгО и корректируемых сигналОв 40

Из указанного следует, что коррекция начальных фаз всех разнесен-, ных сигналов происходит только после того, как во всех разнесенных сигналах в течение некоторого времени будет большое превышение полезного сигнала, т.е. процесс коррекции также требует некоторого времени

"вхождения в синхронизм". Время вхождения по коррекции начальных фаз может быть уменьшено введением адаптации, для чего, например, в начале сеанса связи можно уменьшать пороговое напряжение на второй вход компаратора 10. После завершения коррекции опорных фаз логическая 55 сумма на выходе логического сумматора

12 равняется 00 за исключением случа-. ев ошибок. Однако при появлении ошибок неизбежно должно уменьшаться превышение сигнала над помехой. При 60 этом компаратор 10 выдает команду запрета коррекции и коммутатор 17 включает старшие разряды блока 3 памяти к старшим разрядам реверсивного счетчика 16 в обход арифметического сумматора 15.

Диод 25 (фиг.2) предназначен для устранения возможности ошибочной коррекции при воздействии импульсных помех, т.е. при резком возрастании величины помехи. Действительно, .при воздействии импульсной помехи (после длительного периода отсутствия помех) может произойти ошибка до того, как измеритель (без указанного диода) отработает изменение помехи в канале.

В этой ситуации через диод 25 происходит перезаряд интегратора на той же посылке, на которой появляется помеха. При небольших помехах напряжение на диоде 25 не выходит за пределы непроводящего участка характеристи. ки и диод не сказывается на работе измерителя.

После завершения коррекции опорных,фаз начинает эффективно работать накопитель 7 разнесенных сигналов.

Однако здесь накопление разнесенных сигналов производится с весом, который определяется превышением каждого из разнесенных сигналов над помехой. Такой метод накопления создает дополнительный выигрыш, в помехоустойчивости при воздействии сосредоточенных помех, когда соотношения между превышениями разнесенных сигналов над помехой значительно различаются между собой.

Таким образом, предлагаемое устройство обеспечивает оптимальное накопление разнесенных сигналов при когерентном (т.е. оптимальном) способе приема этих сигналов.

Технико-экономический эффект от использования предлагаемого устройства достигается реализацией более высокой помехоустойчивости приема разнесенных сигналов по сравнению с применением автовыбора или приема сигналов с неопределенной начальной фазой. Особенно высока эффективность применения предлагаемого устройства при наличии сосредоточенных по спектру помех.

Проблема борьбы " сосредоточенными по частоте помехамф особенно актуаль-. ная сейчас ввиду все возрастающего количества радиостанций, при этом становится все труднее поиск свободной от других радиостанций полосы частот.

4=0 4220 3 .

&o

Фиг. 1 . Pin.2

1042203

Составитель Б. Полянский

Редактор A. Химчук Техред И.Гайду Корректор Ю. Макаренко

Заказ 7148/58 Тираж 677 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4