Цифровой демодулятор сигналов с относительной фазовой модуляцией

 

аявятель (84) ЦИФРОВОЙ ДЕМОДУЛЯТОР СИГНАЛОВ

С ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ

МОДУЛЯЦИЕЙ

Изобретение относится к техннке н связи и может использоваться в снсте мах передачи дискретных сообщений.

Известен цифровой демодулятор сигналов с относительной фазовой модуляцией, содержащий задающий генератор, выход которого подключен к первому вхо ду блока выделения несущей частоты, н последовательно соединенйые формирователь входного сигнала, фазовый дискриминатор, выделнтель тактовой частоты н выходной согласующий блок, второй вход которого соединен с выходом фазо, вого дискриминатора t 1 1.

Однако известный цифровой демодулятор имеет низкие точность н быстродействие.

Цель изобретения — повышение точности и быстродействия.

С этой целью в цифровой демодулятор сигналов с относительной фазовой демо,дуляцией, содержащий. задающий генера тор, выход которого подключен к перво2 му входу блока вьщеления несущей чаототы, и последовательно соединенные формирователь входного сигнала фазовый дискриминатор, вьщелитель тактовой частоты н выходной согласующий блок, З, второй вход которого соединен с выхо; дом фазового дискриминатора, введены блок формирования строба, . -триггер, формирователь нмпулвсов н ключ, выжа котарого подкщочен к второму входу

1 блока выделения aecymeO частоты, первый н второй.выкоды которого соединены с входами 13-триггера, выход которого подключен к первому входу ключа, второй вход которого соединен с вторым выходом формирователя входного сигнала, первый выход которого подключен к входу блока формирования. строба, выход которого соединен с третьим входом ключа, прн этом второй вход блока формирования строба соединен с вторым вьпюодом блока вьщелення несущей частоты и с входом формирователя импульсов, выход которого подключен к второму входу фазового днокриминатора, третий вход которого соединен с первым выходом блока выделения несущей частоты.

Блок формирования строба состоит из последовательно соединенных первого l3триггера, второго I) -триггера, и сумматора по модулю два, второй вход которого соединен с выходом первого Э триггера, причем входы З -триггеров являются входами блока формирования 1д строба, выходом которого является выход сумматора по модулю два.

Кроме того, блок выделения несущей частоты содержит три счетных триггера, два элемента И и инвертор, вход которого соединен с первым входом первого счетного триггера и с первым входом первого элемента И, второй вход которо го соединен с вторым входом первого счетного триггера, выход которого подключен к третьему входу первого элемента И, и с первым входом второго элемента И, к второму входу которого подключен выход инвертора, при этом выходы элементов И подключены к входам второго счетного триггера, выход которого соединен с третьим входом второго элемента И и с входом третьего счетного триггера, выход которого является первым выходом блока выделения несузо щей частоты, вторым выходом которого является выход второго счетного тригге ра, а входами блока выделения несущей частоты являются первый вход второго элемента И и первый вход первого счет ного триггера.

35 фазовый дискриминатор содержит два сумматора по модулю два и последова тельно соединенные элемент И-НЕ и ° счетный триггер, выход которого подклю40 чен к первому входу первого сумматора по модулю два, выход которого соединен с первым входом второго сумматс ра по модулю два, выход которого подклю чен к первому входу элемента И-НЕ, выход которого является выходом фазового

45 дискриминатора, входами которого являются вторые входы сумматоров по моду лю два и элемента -HE.

На фиг. 1 представлена структурная электрическая схема предложенного циф

I рового демодулятора; на фиг. 2 — эпюры напряжений,-поясняющие его работу.

Цифровой. демодулятор сигналов с относительной фазовой модуляцией содержит задающий генератор 1, формирователь 2 импульсов, формирователь 3 вход- ного сигнала, клкя 4, 2)-триггер 5, выделитель 6 тактовой частоты, выход3 985970 ф ной согласующий блок 7, блок 8 формирования строба, состоящий из сумматора

9 по модулю два, первого и второго

Ъ-триггеров 10 и ll, блок 12 выделения несущей частоты, состоящий из элемента И 13, инвертора 14, элемента

И 15, первого, второго и третьего счеч ных триггеров 16-18 соответственно, фазовый дискриминатор 19, состоящий из двух сумматоров 20 и 21 по модулю два, элемента И-НЕ 22, счетного тритгера 23.

Цифровой демодулятор работает следуюшим образом.

Модулированное по фазе несущее колебание (фиг. 2а) поступает на вход формирователя 3 входного сигнала, с выхода которого импульсы, соответствующие переходам через нуль несущего колебания (фиг. 26ф) поступают на ключ

4. С дополнительного выхода формирователя 3 входного сигнала íà I)-вход первого Э -триггера 10 блока 8 формирования строба и вход фазового дискриминатора 19 поступают усиленные и ограниченные импульсы модулированного по фазе несущего колебания (фиг. 2z).

Первый и второй,1>-триггеры 10 и

11 образуют двухразрядный регистр сдвига, сдвигающий входную информацию (фиг. 2p,e). Продвижение регистра сдвига осуществляется положительными фронтами импульсов, частота которых в два раза выше несущей частоты (Фиг. 2 ). На выходе сумматора 9 по модул.о два формируются отрицательные импульсы (фиг. 2ф) — результат суммирования по модулю два (фиг. 2Д, e) запрещающие поступление на вход ключа

4 первого импульса фронта несущего к лебания, сформированного после момента модуляции. С выхода ключа 4 (фиг. 2и.) ..мпульсы отрицательной полярности (управляющие) поступают на вход первого счетного триггера 16 и запрещают поотупление одного счетного импульса задающего генератора 1 на его вход.

Коррекция фазы в блоке 12 выделения несущей частоты осуществляется по фронтам несущего колебания, поступаю.щим с выхода ключа 4, причем сдвиг фазы в сторону отставания на один шаг коррекции осуществляется путем запрета одного импульса высокой частоты 11, поступающего от заданного генератора 1, а сдвиг фазы в сторону опережения- путем запрета одного импульса частоты

Т1 на вход первогосчетного триггера

16 блока выделения несущей час готы

5 988

12 добавления одного импульса на входе второго счетного триггера 17 этого блока (на входе второго разряда делителя).

Для исключения воэможности ложного захвата синхронизации на вход управления s блока 12 выделения несущей частоты подаются из формирователя 3 входного сигнала фронты несущей частоты только одного знака. Например, сформированные при переходе через 0 несущей от положи; 1й тельного к отрицательному значению., Элвмент И 13 формирует из деленной первым счетнцм триггером 16 частоты

Tl импульсы длительностью в один положительный импульс частоты Т1. Элемент t$

И 15 формирует из входного положительного импульса, соответствующего фронту несущей частоты, сигнал "Добавление длительностью в один положительный импульс частоты Тl, когда фронт несущей 20 совпадает с положительным значением импульсов двойной тактовой частоты

Тl-1. Эти импульсы поступают на второй счетный вход второго счетного триггера

17. Импульсы с выхода третьего счет- И ного триггера 18 (фиг. 2л) поступают на D-триггер 5, сдвигающий тактовую частоту Tl-1 на 90п (фиг. 2к). Сдвинутая тактовая последовательность пос тупает на ключ 4 и обеспечивает пра- Эо вильное фазирование импульсов на вы ходе ключа 4 (фиг. 2и ). Формирователь

2 импульсов формирует импульсы (фиг. 2м ), обеспечивающие стробирование входной информации в фазовом дискрими- 3 наторе в моменты времени, соответству ющие середине каждой полуволны ограниченного сигнала ОФМ (фиг. 2 ).

На фиг. 2 показаны импульсы на выходе сумматора 20 по модулю два, на фиг. 20 импульсы на выходе счетного триггера 23, на фиг. 2п — импульсы на . выходе сумматора 21 по модулю два.

С выхода фазового дискриминатора

45 . импульсы, соответствующие моменту модуляции, поступают на выделитель 6 тактовой частоты, как управляккцие импульсы. Импульсы синхронной тактовой частоты с выхода выделителя 6 тактовой частоты (фиг. 2 с ) поступают на первый вход выходного согласующего блока 7, на другой вход которого поступают импульсы, соответствуюшие момен там модуляции. Выходной согласующий блок 7 осуществляет преобразование относительной модуляции,и на выход усз ройства поступает синхронная информация в первичном коде (фиг. 2 1 ).

970 d

Таким образом, технико-экономическая эффект йвность предложенного устройства состоит в повышении точности и быстродействия модуляпии дискретных сигналов, т.е. улучшении качества аппаратуры передачи информации. формула изобретения

1. Цифровой демодулятор сигналов. с относительной фазовой модуляцией, содержащий задающий генератор, выход которого подключен к первому Bzollv блока выделения несущей частоты, и последовательно соединенные формирователь входного сигнала, фазовый дискриминатор, выделитель тактовой частоты и выходной согласующий блок, второй вход квторого соединен с выходом фазового дискриминатора, о т л и ч а ю щ и йс я тем, что, с целью повышения точности и быстродействия, в него введены блок формирования строба, 1) -триггер, формирователь импульсов и ключ, выход которого подключен к второму входу блока выделения несущей частоты, первый и второй выходы которого соединены с входами В-триггера, выход которого подключен к первому входу ключа, второй вход которого соединен с вторым выходом формирователя входного сигнала, первый выход которого подключен к входу блока формирования строба, выход которого соединен с третьим входом ключа, при этом второй вход блока формирования строба соединен с вторым выходом блока вселения несущей частоты и с входом формирователя импульсов, выход которого подключен к второму входу фазового дискриминатора, третий вход которо-. го соединен с первым выходом блока выделения несущей частоты.

2. Демодулятор по п.l, отличающийся тем, что блок формирования строба состоит из последовательно соединенных первого р -триггера, второго

З -триггера и сумматора по модулю два, второй вход которого соединен с выходом первого Ъ григгера, причем входы

1у-триггеров являются входами блока формирования строба, выходом которого является выХод сумматора по модулю два.

3. Демодулятор по п.l, о т л и ч аю ш и и с я тем, что блок выделения несущей частоты содержит три счетных триггера, два элемента И и инвертор, 7 98 вход которого соединен с первым входом йервого счетного триггера и с первым входом первого элемента И, второй вход которого соединен с вторым входом первого счетнога триггера, выход которого подключен к третьему входу первого элемента И, и с первым входом второго элемента И, к второму входу которого подключен выход инвертора, при этом выходы элементов И подклеены к входам второго счетного триггера, выход которого соединен с третьим входом второго элемента И и с входом третьего счетного триггера, выход которого яв» ляется первым выходом блока выделения несущей частоты, вторым Выходом которого является выход второго счетного триггера, а входами-:блока выделения несущей частоты являются первый вход второго элемента И и первый вход пер, soro счетного триггера.

5970 8

4. Демодулятор по п.l, о т л и ч аю m и и с я тем, что фазовый дискриминатор содержит два сумматора по модулю два и последовательно соединенные элемент И-НЕ и счетный триггер, выход которого подключен к первому входу первого сумматора по модулю два, выход которого соединен с первым входом вто рого сумматора по модулю два, выход ко lO торого подключен к первому входу элемента И-НЕ, выход которого является выходом фазового дискриминатора, входами которого являются вторые входы сумматоров по модулю два и элемента И-НЕ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

2ф ¹ 657656, кл. Н 041. 27/22, 1977

{прототип).

Л) Составитель А. Москеаич

Редактор Т. Портная Текред М.Гергель

Корректор В. Бутяга

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

Закаэ 10189/78 Тираж 688 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5